PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: October 27, 2003

Application Number:

No. 2003-366085

[ST.10/C]:

[JP2003-366085]

Applicant(s):

FUJITSU LIMITED

December 17, 2003

Commissioner,

Patent Office Yasuo Imai (Seal)

Certificate No. 2003-3104771

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年10月27日

出 願 番 号 Application Number:

特願2003-366085

[ST. 10/C]:

[JP2003-366085]

出 願 人
Applicant(s):

富士通株式会社

re .

2003年12月17日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願 【整理番号】 0340796

【提出日】 平成15年10月27日

【あて先】 特許庁長官 今井 康夫 殿

【国際特許分類】 G05F 3/16

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 橘大

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 加藤 達夫

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 森下 智成

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデンプレイス

タワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦 【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0114942

【書類名】特許請求の範囲

【請求項1】

MOSトランジスタのサイズ比と抵抗とにより絶対温度に実質的に比例する第1の電流を発生する電流発生回路と、

該電流発生回路の安定動作点を該電流を発生する点に設定するスタートアップ回路を含み、該電流発生回路が該安定動作点で動作する際に該スタートアップ回路に流れる電流が拡散抵抗とMOSトランジスタとの直列抵抗により定まることを特徴とする半導体集積回路。

【請求項2】

該電流発生回路で発生した該第1の電流に基づいて該絶対温度に実質的に依存しない基準 電圧を発生する電圧発生回路を更に含むことを特徴とする請求項1記載の半導体集積回路

【請求項3】

該電圧発生回路は、

バイポーラトランジスタ又はダイオードと

該バイポーラトランジスタ又はダイオードと直接に接続される抵抗

を含み、該バイポーラトランジスタ又はダイオードと該抵抗との直列接続に該第1の電流 に比例する第2の電流を流すことで該基準電圧を発生することを特徴とする請求項2記載 の半導体集積回路。

【請求項4】

絶対温度に実質的に比例する第1の電流を発生する電流発生回路と、

該電流発生回路で発生した該第1の電流に基づいて該絶対温度に実質的に依存しない基 準電圧を生成する電圧発生回路

を含み、該電圧発生回路は、

該絶対温度に実質的に負に比例する電圧を生成する第1の素子と、

該第1の素子に並列に接続される抵抗分圧回路と、

該第1の素子と該抵抗分圧回路との並列接続に接続され該第1の電流に比例する第2の 電流を供給する第2の素子と、

該抵抗分圧回路の抵抗間のノードに接続され該第1の電流に比例する第3の電流を供給 する第3の素子

を含むことを特徴とする半導体集積回路。

【請求項5】

該第1の素子は、バイポーラトランジスタ又はダイオードであることを特徴とする請求項 4記載の半導体集積回路。

【請求項6】

該電流発生回路は、MOSトランジスタのサイズ比と抵抗とにより該第1の電流を発生することを特徴とする請求項4記載の半導体集積回路。

【請求項7】

電源電圧を抵抗により分圧した電圧をゲートに入力する第1のNMOSトランジスタと、 基準電圧をゲートに入力する第2のNMOSトランジスタと、

ダイオード接続された第1のPMOSトランジスタ及び第2のPMOSトランジスタと

該第1のPMOSトランジスタのゲート電極にゲートが接続された第3のPMOSトランジスタと、

該第2のPMOSトランジスタのゲート電極にゲートが接続された第4のPMOSトランジスタと、

ダイオード接続された第3のNMOSトランジスタと、

該第3のNMOSトランジスタのゲート電極にゲートが接続された第4のNMOSトランジスタと、

第1の抵抗、

を含み、該第1のNMOSトランジスタのソース電極と該第2のNMOSトランジスタの ソース電極を共通に接続し、該第1のNMOSトランジスタのドレインと該第1のPMO Sトランジスタのドレインを接続し、該第2のNMOSトランジスタのドレインと該第2 のPMOSトランジスタのドレインを接続し、該第3のPMOSトランジスタのドレイン と該第3のNMOSトランジスタのドレインを接続し、該第4のPMOSトランジスタの ドレインと該第4のNMOSトランジスタのドレインを接続し、該第1の抵抗の第1端を 正の電源に接続し、該第1の抵抗の第2端を該第4のPMOSトランジスタのドレインと 該第4のNMOSトランジスタのドレインに接続し、該第1の抵抗の該第2端の電位を出 力とすることで、該電源電圧が所定値より低くなったことを検出することを特徴とする半 導体集積回路。

【請求項8】

上記基準電圧は請求項2又は請求項3の半導体集積回路で発生することを特徴とする請求 項5記載の半導体集積回路。

【請求項9】

第1のpnpバイポーラトランジスタと、

第2のpnpバイポーラトランジスタと、

該第1のpnpバイポーラトランジスタのエミッタに直列に接続される第1の抵抗と、 該第2のpnpバイポーラトランジスタのエミッタに直列に接続される第2の抵抗と、 該第2の抵抗に等しい抵抗値を有し該第1の抵抗の一端に直列に接続される第3の抵抗 と、

該第2のpnpバイポーラトランジスタのエミッタ電位を該第2の抵抗により正の方向 にレベルシフトした電位を第1の入力とし、該第1の抵抗の該一端の電位を該第3の抵抗 により正の方向にレベルシフトした電位を第2の入力とするオペアンプ

を含み、該オペアンプは、NMOSトランジスタ差動対のゲート入力として該第1の入力 及び該第2の入力を受け取り、該第1の入力の電位と該第2の入力の電位とが等しくなる よう負帰還制御することを特徴とする半導体集積回路。

【請求項10】

該第1のpnpバイポーラトランジスタに流れる第1の電流に基づいて絶対温度に実質的 に依存しない基準電圧を生成する電圧発生回路を更に含み、該電圧発生回路は、

該絶対温度に実質的に負に比例する電圧を生成する第1の素子と、

該第1の素子に並列に接続される抵抗分圧回路と、

該第1の素子と該抵抗分圧回路との並列接続に接続され該第1の電流に比例する第2の 電流を供給する第2の素子と、

該抵抗分圧回路の抵抗間のノードに接続され該第1の電流に比例する第3の電流を供給 する第3の素子

を含むことを特徴とする請求項9記載の半導体集積回路。

【書類名】明細書

【発明の名称】半導体集積回路

【技術分野】

 $[0\ 0\ 0\ 1]$

本発明は、一般に半導体集積回路に関し、詳しくは低電圧動作が可能なバンドギャップ回路、バイアス電流発生回路、及び該バンドギャップ回路を用いた低電圧検出回路に関する。

【背景技術】

[0002]

アナログ集積回路では、温度や電源電圧に依存しない基準電圧が必要な場合、バンドギャップ回路と呼ばれる基準電圧回路が広く用いられている。デジタル回路との混載が容易であるCMOSアナログ集積回路においても、バンドギャップ回路は、安定な基準電圧を生成する回路として広く用いられている。

[0003]

バンドギャップ回路では、順バイアスされたpn接合の電位と、絶対温度(T)に比例(PTAT:Proportional To Absolute Temperatureと一般に称される)する電圧とを加算することで、温度に依存しない基準電圧を生成する。このような動作を実現する各種の回路が従来から実用に供されてきた。

[0004]

図1は、従来のバンドギャップ回路の構成の一例を示す図である。図2は、従来のバンドギャップ回路の構成の別の一例を示す図である。図3は、従来のバイアス電流発生回路の構成の一例を示す図である。

[0005]

図1において、Q1、Q2、Q3はpnpバイポーラトランジスタを、R1、R2は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM1、NM2はNMOSトランジスタを、PM1、PM2、PM3はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、20はNMOSトランジスタのバイアス電位を、30から33は内部のノードを示す。

[0006]

例えば、PM1、PM2、PM3のW/L(W:ゲート幅、L:ゲート長)は等しく、またNM1、NM2のW/Lも等しいとする。更に、Q1とQ2のエミッタ接合面積比を例えば1:6とする。

$[0\ 0\ 0\ 7\]$

バイポーラトランジスタのベース・エミッタ間電圧又は p n 接合の順方向電圧を V b e で表わすと、その p n 接合の順方向電圧と絶対温度 T の関係は、以下の式 (1) で近似されることが知られている。

[0008]

V b e = V e g - a T

. (1)

ここでVbeはpn接合の順方向電圧、Vegはシリコンのバンドギャップ電圧であり約 1.2V、aはVbeの温度依存性であり約2mV/℃、Tは絶対温度である。

[0009]

またバイポーラトランジスタのエミッタ電流 I と電圧 V b e の関係は、以下の式 (2) で近似されることが知られている。

[0010]

I = I 0 e x p (q V b e / k T)

(2)

ここで I はバイポーラトランジスタのエミッタ電流又はダイオードの電流、 I 0 は定数 (面積に比例)、 q は電子の電荷、 k はボルツマン定数である。

$[0\ 0\ 1\ 1]$

図2の回路では、PM1、PM2のゲート電極が共通なので、PM1、PM2、NM1、NM2、Q1、Q2に流れる電流は等しくなる。NM1、NM2に流れる電流が等しい

ので、内部ノード30と31の電位は等しくなる。Q1とQ2の接合面積比が1:6であるので、Q1のVbeeVbe1、Q2のVbeeVbe2とすると、

Q1の電流=I0exp (qVbe1/kT)

Q2の電流=6I0exp (qVbe2/kT)

である。上記Q1の電流とQ2の電流とが等しいとし、Vbe1-Vbe2を求めることにより、抵抗R1の両端の電位差VR1は、以下の式(3)で表わされる。

$[0\ 0\ 1\ 2]$

$$VR1 = (kT/q) ln (6)$$
 (3)

抵抗R1の両端の電位差VR1が式(3)で表わされるので、PM1、PM2に流れる電流Ipは、

$$I p = (1/R1) (kT/q) ln (6)$$
 (4)

となる (R1:抵抗R1の抵抗値)。この電流と同じ電流がPM3に流れるので、抵抗R2での電圧降下VR2は、

$$VR2 = (R2/R1) (kT/q) ln (6)$$
 (5)

で表わされる(R2:抵抗R2の抵抗値)。

[0013]

この抵抗 R 2 での電圧降下 V R 2 と、Q 3 の V b e の和が基準電圧 V r e f となる。 p n 接合の順方向電圧 V b e は温度の上昇に伴い減少する負の温度依存性を有し(式(1))、抵抗 R 2 での電圧降下 V R 2 が温度に比例して大きくなるので、適切に定数を選ぶことで、基準電圧 V r e f の値が温度に依存しないように設計することができる。そのときの基準電圧 V r e f の値は、シリコンのバンドギャップ電圧に相当する約 1. 2 V となる

[0014]

このように図1の従来回路では、PM1、PM2、PM3、NM1、NM2、Q1とQ2の接合面積比、R2とR1の値を適切に選ぶことで、温度に依存しないバンドギャップ電圧を比較的簡単な回路で発生できる。

$[0\ 0\ 1\ 5]$

図2の従来回路も構成は異なるが、同様の原理により、温度に依存しない電圧を発生することができる。図2の回路は、特許文献1又は特許文献2に開示されている。また類似の回路構成が、特許文献3、特許文献4、特許文献5、特許文献6、特許文献7、非特許文献1等に示されている。

[0016]

図2のD1はダイオードを、R1、R2、R3は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3、NM4はNMOSトランジスタを、PM1からPM3、PM7、PM8はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21はNMOSトランジスタのバイアス電位を、33、35、90は内部のノードを示す、図2において、図1と同一の機能の素子は同一の符号で参照される。

[0017]

例えば、PM1、PM2、PM3のW/L(W:ゲート幅、L:ゲート長)は等しいとする。更にNM3とNM4のW/L比を例えば1:6とする。NM3とNM4はサブスレッショルド領域で動作するように設計される。

[0018]

NMOSトランジスタのゲート・ソース間電圧をVgsで表わすと、サブスレッショルド領域でのドレイン電流 IDと電圧Vgsとの関係は、式(6)で近似されることが知られている。

[0019]

ID=I0exp(qVgs/nkT) (6) ここでIDはサブスレッショルド領域でのドレイン電流、I0はWに比例する定数、qは 電子の電荷、kはボルツマン定数、Tは絶対温度、nは酸化膜容量と空乏層容量の容量分

3/

割で定まる定数でありNMOSトランジスタでは例えば1.3程度が一般的である。

[0020]

図2の回路では、PM1、PM2のゲート電極が共通なので、PM1、PM2、NM3、NM4、R1に流れる電流は等しくなる。NM3、NM4に流れる電流が等しく、NM3、NM4のW/L比が1:6であることから、抵抗R1の両端の電位差VR1は、前述の式(3)と同様にして、以下の式(7)で表わされる。

[0021]

$$VR1 = (nkT/q) ln (6)$$
 (7)

抵抗R1の両端の電位差VR1が式(7)で表わされるので、PM1、PM2に流れる 電流Ipは、

$$Ip = (1/R1)$$
 (nkT/q) ln (6) (8) となる。この電流 Ip は $PM3$ にも流れる。従って $PM3$ に流れる電流は、抵抗の温度依存性を無視した場合には、式(8) に示されるように温度に比例した電流となる。この電流が抵抗 $R2$ 及びダイオード $D1$ に流れるので、基準電位 $Vref$ は、以下の式(9) で表わされる。

[0022]

 Vref=Vbe+(R2/R1) (nkT/q) ln(6)
 (9)

 ここでVbeはD1の順方向電位であり、R2は抵抗R2の抵抗値である。

[0023]

式(9)中のVbeは温度に対して負の温度依存性を持つので、(R2/R1)(nkT/q) ln(6)の項がVbeの負の温度依存性を打ち消すように定数を選ぶことにより、基準電位Vrefを温度に依存しないように設定できる。そのときの基準電位Vrefの値は、略シリコンのバンドギャップ電圧(約1.2V)となる。

[0024]

このように図2の従来回路においても、PM1、PM2、PM3、NM3、NM4、R2とR1の値を適切に選ぶことで、温度に依存しないバンドギャップ電圧を比較的簡単な回路で発生することができる。図1の回路は、バイポーラトランジスタを用いているために高い精度を実現できるが、後程説明するように、PMOSトランジスタ、NMOSトランジスタ、及びバイポーラトランジスタの直列接続を含むために、低電圧で動作することができないという問題がある。それに対して図2の回路は、低い動作電圧で駆動することが可能である。

[0025]

図3はバイアス電流を発生するための従来のバイアス電流発生回路の構成の一例を示している。図3の回路により絶対温度に比例するバイアス電流を発生し、このバイアス電流に基づいて、例えば図2のPM3、R2、及びD1からなる回路を用いて基準電圧Vrefを生成する。図3において、図2と同一の機能の素子は同一の符号で参照する。

$[0\ 0\ 2\ 6]$

図3の従来回路は、図2の従来回路と同様の動作により絶対温度に比例するバイアス電流(式(8))を生成する。

[0027]

図3において、回路部分BLK1はスタートアップ回路として機能する。PM1、PM2、NM3、NM4、R1により構成されるループだけでは、式(8)で表わされる安定点以外に、全ての電流が0のときにも回路が安定してしまう問題がある。この問題を解決するために、スタートアップ回路BLK1が用いられる。

[0028]

望ましくない動作点、即ち全ての電流が0のときには、内部ノード10の電位はVdd、内部ノード21の電位はGNDとなる。このときNM6はOFFしているので、PM4に流れる電流により、内部ノード34の電位はVddとなる。内部ノード34の電位がVddとなると、NM5がONし、PM2に電流が流れ始める。PM2に電流が流れ始めると、PM1にも電流が流れ始め、式(8)で表わされる安定点に回路が到達する。

[0029]

PM1、PM2、NM3、NM4、R1に電流が流れ始めると、NM6にも電流が流れ、内部ノード34の電位はGND電位程度となり、NM5がOFFする。これにより、スタートアップ回路BLK1が、PM1、PM2、NM3、NM4、R1により構成されるループから切り離される。

[0030]

図4は、従来のバンドギャップ回路の構成の更に別の一例を示す図である。

[0031]

図4のQ1、Q2はpnpバイポーラトランジスタを、R1、R2、R2'は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2はPMOSトランジスタを、11はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32は内部のノードを、OP1はオペアンプを示す。図4において、図1と同一の機能の素子は同一の符号で参照する。

[0032]

例えば、PM1、PM2のW/L(W:ゲート幅、L:ゲート長)は等しく、Q1とQ2の接合面積比を例えば1:6とする。また抵抗R2の抵抗値とR2 の抵抗値とは等しいものとする。

[0033]

バイポーラトランジスタのベース・エミッタ間電圧又はpn接合の順方向電圧Vbeは、前述の式(1)となる。またバイポーラトランジスタのエミッタ電流 Iと電圧Vbeとの関係は、前述の式(2)となる。

[0034]

図4の回路では、PM1、PM2のゲート電極が共通なので、PM1、PM2、Q1、Q2、R1、R2、R2、に流れる電流は等しくなる。OP1の負帰還作用により、ノード30と31の電位は略等しい電位となって回路が安定する。ノード30と31の電位が等しく、Q1とQ2の接合面積比が1:6であることから、抵抗R1の両端の電位差VR1は前述の式(3)で表わされる。またPM1及びPM2に流れる電流Ipは、前述の式(4)となる。この電流が抵抗R2に流れるので、抵抗R2での電圧降下VR2は前述の式(5)となる。この抵抗R2での電圧降下VR2と、Q3のVbeの和が基準電圧Vrefとなる。pn接合の順方向電圧Vbeが負の温度依存性を有し、抵抗R2での電圧降下VR2が正の温度依存性を有するので、適切に定数を選ぶことにより、基準電圧Vrefの値を温度に依存しないように設計することができる。そのときのVrefの値はシリコンのバンドギャップ電圧に相当する約1.2Vとなる。

[0035]

このように図4の従来回路では、PM1とPM2のサイズ、Q1とQ2の接合面積比、R2とR1の値を適切に選び、オペアンプを用いることで、温度に依存しないバンドギャップ電圧を比較的簡単な回路で発生することができる。このようなオペアンプを用いた従来のバンドギャップ回路が、例えば非特許文献2、非特許文献3、非特許文献4に示されている。

[0036]

図1、図2、図4で説明したバンドギャップ回路の重要な応用の1つとして、低電圧検出回路がある。電源電圧や温度に依らず一定であるバンドギャップ回路の基準電位を、電源電圧を分圧した電位と比較することにより、電圧が所定値より大きいか小さいかを検出することができる。例えば、電源電圧が回路の最低動作電圧より低いことが検出された場合には、誤動作を避けるために、リセット信号を発生してその回路ブロックの動作を停止するといった制御を実行することができる。

【特許文献1】特許第3071654号公報

【特許文献2】特許第3338814号公報

【特許文献3】特開2002-99336号公報

【特許文献4】特開2003-78366号公報

【特許文献5】特許第2994293号公報

【特許文献6】特開平5-204479号公報

【特許文献7】特開平6-309052号公報

【非特許文献1】ジー. ズァナテアス他、「CMOS バンドギャップ ボルテージリファレンス」、アイイーイーイー、ジャーナル オブ ソリッドステートサーキッツ、ボリュームSC-14、ナンバー3、1979年6月、ページ655~657(G. Tzanateas, C.A.T. Salama, and Y.P. Tsividis, "A CMOS Bandgap Voltage R eference," IEEE Journal of Solid-State Circuits, Vol. SC-14, No.3, pp.655-657, June 1979.)

【非特許文献 2】 ケー・エヌ・リュング他、「アーサブー1ーV 15ーppm/ CCMOS バンドギャップ ボルテージ リファレンス ウィズアウト リクワイヤリング ロー スレッショルド ボルテージ デバイスィーズ」、アイイーイーイー、ジャーナル オブ ソリッドステートサーキッツ、ボリューム 37、ナンバー 4、2002年4月、ページ526~530 (K. N. Leung, and P. K. T. Mok, "A Sub-1-V 15-ppm/ CCMOS Bandgap Voltage Reference Without Requiring Low Thre shold Voltage Devices," IEEE Journal of Solid-State Circuits, Vol. 37, No. 4, pp. 526–530, April 2002.)

【非特許文献 3】 エー・ボニ、「オペアンプス アンド スタートアップ サーキッツ フォー CMOS バンドギャップ リファレンスィース ウィズ ニア 1-V サプライ」、アイイーイーイー、ジャーナル オブ ソリッドステートサーキッツ、ボリューム 3.7、ナンバー 1.0、2.00 2年 1.0月、ページ 1.33 1.09

【非特許文献 4】 エイチ・バンバ他、「ア CMOS バンドギャップ リファレンス サーキット ウィズ サブー1-V オペレーション」、アイイーイーイー、ジャーナル オブ ソリッドステートサーキッツ、ボリューム 3.4、ナンバー5、1.999年5月、ページ670~674 (H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, and K. Sakui, "A CMOS Bandgap Reference Circuit with Sub-1-V Operation," IEEE Journal of Solid-State Circuits, Vol. 34, No.5, pp.670-674, May 1999.)

【発明の開示】

【発明が解決しようとする課題】

[0037]

近年の半導体集積回路の微細化に伴って、回路の動作電圧が低下し、アナログ回路についても動作電圧の低減の要求されている。特にCMOSアナログ集積回路の重要な構成要素であるCMOSバンドギャップ回路については、動作電圧の低減が望まれている。

[0038]

また携帯型電子機器に代表されるような電池駆動の電子機器において、電池寿命の観点から、アナログ回路の低消費電力化が強く望まれている。低消費電力化のためには、動作時の消費電力を削減するだけでなく、必要なとき以外は回路を停止するなどの制御の工夫をすることが一般的である。

[0039]

更にLSIのコストの観点から、小さい占有面積で回路を構成することが望まれている

[0040]

前述の各種バンドギャップ回路やバイアス電流発生回路においては、以下に述べるような問題がある。

[0041]

図1の従来回路は、比較的簡単な回路でバンドギャップ電圧を発生することができるが

出証特2003-3104771

、温度に比例する PTAT電流を発生する部分の最低動作電圧が大きいという問題があった。これは、 pnpバイポーラトランジスタQ1とNMOSトランジスタNM1との直列接続、又はQ2と PMOSトランジスタPM2とを同一の電流経路に含んでおり、 pnpバイポーラトランジスタの順方向電圧 VbeとMOSトランジスタの閾値電圧 Vthの和程度の電源電圧が要求されるためである。例えば Vbeを 0.7 V、Vthを 0.9 Vとすると、最低電圧は、1.6 Vから 1.7 V程度必要となり、最近のデジタル回路の電源電圧 1.8 Vに対して殆ど余裕のない値となってしまう。

[0042]

図2の回路では、pnpバイポーラトランジスタ (ダイオード) とNMOSトランジスタとの直列接続を用いないで、バンドギャップ電圧を発生している。これにより、最低動作電圧の問題は解決されている。図2の回路は、スタートアップ回路を、PM7、PM8、抵抗R3、容量C2で構成しており、次に述べるような問題点がある。

[0043]

第1の問題は、図2の回路は電源電圧が印加された状態で常に回路が動作していることを前提としており、電源電圧が印加された状態での回路停止のための考慮がなされていないことである。例えば、バンドギャップ回路をシリーズレギュレータの基準電位として利用する場合には、電源電圧が加わった状態で回路をスタンバイ状態とすることが望ましい場合があるが、図2の回路はこのような要求に答えることができない。

[0044]

第2の問題は、図2の回路はスタートアップ回路に容量C2を用いていることであり、この図2の回路構成をスタンバイ状態に制御可能なように変更しても、スタートアップ時間がかえって大きくなる点である。図2の回路において、電源電圧が印加されたままで動作を停止するためには、PMOSトランジスタのバイアス電位10をVddとする手段、NMOSトランジスタのバイアス電位をGNDとする手段、及びノード90をVddとする手段を追加すればよい。しかしながらスタンバイ状態から通常の動作に復帰するときに、スタートアップ回路が動作するためには、PM8がONする電位までノード90の電位が下がらなければならない。図2の回路構成では、C2とR3の時定数を電源の立ち上がりの時間より大きく設計するので、スタートアップ回路が動作し始めるまでの時間が大きいという問題がある。

[0045]

図3の回路は、図1の回路と異なり、MOSトランジスタのW/L比により温度に比例するPTAT電流を発生する。pnpバイポーラトランジスタ(又はダイオード)を使用しないので、最低動作電圧は図1の回路に比べてVbeだけ小さくなる。しかし図3の回路では、以下に説明するように、スタートアップ回路により最低動作電圧が大きくなるという問題がある。

$[0\ 0\ 4\ 6]$

図3のスタートアップ回路BLK1は、PM1、PM2、NM3、NM4、R1により構成されるループに電流が流れないときは、PM4に流れる電流によりノード34の電位をVddとし、NM5をONすることでPM2に電流を流し始める。PM1、PM2、NM3、NM4、R1により構成されるループに電流が流れ、回路が安定点に到達すると、ノード34の電位をGND電位程度とし、NM5をOFFさせる必要がある。PM1、PM2、NM3、NM4、R1により構成されるループに電流が流れ、回路が安定点に到達した後も、PM4には定常的に電流が流れるので、低消費電力化のためにはPM4に流れる電流を小さく設定する必要がある。

[0047]

PM4に流れる電流を小さくするためには、PM4のWを小さくすると共にLを大きくすればよいが、このようにすると、狭チャネル効果によりPM4のVthが大きなってしまう。仮にPMOSトランジスタPM1及びPM2の閾値電圧Vthを0.9V、PM4の閾値電圧Vthを1.1Vとすると、電源電圧が1.1V以下ではPM4がONせず、ノード34の電位をVddとすることができない。従ってスタートアップ回路BLK1が

機能せずに、PM1、PM2、NM3、NM4、R1により構成されるループが動作可能 な電圧であっても、バイアス電流が発生できないことになる。

[0048]

図4の回路では、非特許文献 $2 \sim 4$ に示されるように、オペアンプ回路 O P 1 は P M O S トランジスタで構成された差動回路を入力部として構成することが一般的である(或いは関値電圧 V t h が低い特殊な N M O S トランジスタを必要とする)。これは、オペアンプにより負帰還制御して一致させようとしているノード 3 0 及び 3 1 の電位が、 V b e 程度(例えば、 0 . 6 V 程度)と G N D に近い電位となるためである。 0 . 6 V 程度の関値電圧の一般的な N M O S トランジスタを使用したのでは、 殆ど動作余裕がなく、 また温度が上昇した場合に温度依存性により順方向電圧が 0 . 4 V 程度にまで減少してしまうという問題がある。

[0049]

しかしオペアンプ回路OP1をPMOSトランジスタで構成された差動回路とし、Vbe程度の電位を入力する構成とすると、その最低動作電源電圧はVbe+Vth(PMOSトランジスタの閾値電圧)程度となる。その結果、最低動作電源電圧がVbe+Vthに制限され、それ以上小さい電源電圧で動作しないという問題がある。

[0050]

また上記図1乃至図4の回路に共通の問題点として、従来技術では出力される基準電圧はバンドギャップ電圧(約1.2 V)に限定されており、原理的にバンドギャップ電圧以上の電源電圧が必要となることである。

[0051]

以上を鑑みて、本発明の第1の目的は、最低動作電圧が小さく、且つ簡素な構成のバンドギャップ回路を提供することにある。

[0052]

本発明の第2の目的は、スタートアップ回路を含めた構成において最低動作電圧が小さく、且つ簡素な構成のバイアス電流発生回路を提供することにある。

[0053]

本発明の第3の目的は、バンドギャップ電圧(約1.2V)に限定されることなく、任意の電圧を発生可能なバンドギャップ回路を提供することにある。

[0054]

本発明の第4の目的は、オペアンプを用いた構成において、低電圧で動作が可能なバンドギャップ回路を提供することにある。

【課題を解決するための手段】

[0055]

本発明による半導体集積回路は、MOSトランジスタのサイズ比と抵抗とにより絶対温度に実質的に比例する第1の電流を発生する電流発生回路と、該電流発生回路の安定動作点を該電流を発生する点に設定するスタートアップ回路を含み、該電流発生回路が該安定動作点で動作する際に該スタートアップ回路に流れる電流が拡散抵抗とMOSトランジスタとの直列抵抗により定まることを特徴とする。

[0056]

更に本発明による半導体集積回路は、該電流発生回路で発生した該第1の電流に基づいて該絶対温度に実質的に依存しない基準電圧を発生する電圧発生回路を更に含むことを特 徴とする。

[0057]

また本発明の別の側面によれば、半導体集積回路は、絶対温度に実質的に比例する第1の電流を発生する電流発生回路と、該電流発生回路で発生した該第1の電流に基づいて該絶対温度に実質的に依存しない基準電圧を生成する電圧発生回路を含み、該電圧発生回路は、該絶対温度に実質的に負に比例する電圧を生成する第1の素子と、該第1の素子に並列に接続される抵抗分圧回路と、該第1の素子と該抵抗分圧回路との並列接続に接続され該第1の電流に比例する第2の電流を供給する第2の素子と、該抵抗分圧回路の抵抗間の

ノードに接続され該第1の電流に比例する第3の電流を供給する第3の素子を含むことを 特徴とする。

[0058]

また本発明の別の側面によれば、半導体集積回路は、第1のpnpバイポーラトランジスタと、第2のpnpバイポーラトランジスタと、該第1のpnpバイポーラトランジスタのエミッタに直列に接続される第1の抵抗と、該第2のpnpバイポーラトランジスタのエミッタに直列に接続される第2の抵抗と、該第2の抵抗に等しい抵抗値を有し該第1の抵抗の一端に直列に接続される第3の抵抗と、該第2のpnpバイポーラトランジスタのエミッタ電位を該第2の抵抗により正の方向にレベルシフトした電位を第1の入力とし、該第1の抵抗の該一端の電位を該第3の抵抗により正の方向にレベルシフトした電位を第2の入力とするオペアンプを含み、該オペアンプは、NMOSトランジスタ差動対のゲート入力として該第1の入力及び該第2の入力を受け取り、該第1の入力の電位とが等しくなるよう負帰還制御することを特徴とする。

【発明の効果】

[0059]

上記半導体集積回路においては、電流発生回路が安定動作点で動作する際にスタートアップ回路に流れる電流が拡散抵抗とMOSトランジスタとの直列抵抗により定まるように構成される。従って、拡散抵抗の抵抗値を十分大きくすることにより、MOSトランジスタ及び拡散抵抗に流れる電流を小さくして消費電流を小さくすると共に、W/Lの十分大きなMOSトランジスタを使用して狭チャネル効果によるVthの上昇を避け、低電圧での動作を可能とすることができる。

[0060]

また上記半導体集積回路においては、絶対温度に実質的に負に比例する電圧を生成する第1の素子と、第1の素子に並列に接続される抵抗分圧回路を用いることで、元のバンドギャップ電圧を抵抗分圧回路で分割すると共に、更に抵抗分割回路に正の温度依存性を有する電流を供給することで、分圧された負の温度依存性を打ち消すように構成することができる。これにより、絶対温度に依存しない基準電圧を生成することが可能となる。

$[0\ 0\ 6\ 1]$

また上記半導体集積回路においては、オペアンプの入力をNMOSトランジスタ差動対で構成し、抵抗により正の方向にレベルシフトした電位をオペアンプに入力として供給する。従って、電源電圧が低下しても正常にオペアンプを動作させることが可能となり、低電源電圧で動作可能なバンドギャップ回路を提供できる。

【発明を実施するための最良の形態】

[0062]

以下に、添付の図面を用いて本発明の実施例を詳細に説明する。

[0063]

図5は、本発明によるバンドギャップ回路の第1の実施例を示す回路図である。

[0064]

図5において、Q3はpnpバイポーラトランジスタを、R1、R2、R5は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3からNM8はNMOSトランジスタを、PM1からPM3、PM5、PM12はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21はNMOSトランジスタのバイアス電位を、33から35は内部のノードを、EN、ENXは制御信号を示す。図5において、図1乃至図3と同一の機能を有する素子及び対応するノードは、同一の符号で参照する。

[0065]

例えば、PM1、PM2、PM3のW/L(W:ゲート幅、L:ゲート長)は等しいとする。更にNM3とNM4のW/L比を例えば1:6とする。NM3とNM4はサブスレッショルド領域で動作するように設計される。

[0066]

図5のバンドギャップ回路は、制御信号ENがH及び制御信号ENXがLのとき通常の動作状態となる。まずこの通常の状態での動作を説明する。ENがH、ENXがLとなると、PM12、NM7、NM8はOFFとなり、図5の回路の動作には関係しなくなる。またこのときPM5はONとなっている。

[0067]

NMOSトランジスタのゲート・ソース間電圧をVgsで表わすと、サブスレッショルド領域でのドレイン電流IDと電圧Vgsの関係は、前述の式(6)で表される。

[0068]

図5の回路では、PM1、PM2のゲート電極が共通なので、PM1、PM2、NM3、NM4、R1に流れる電流は等しくなる。NM3、NM4に流れる電流が等しく、NM3、NM4のW/L比が1:6であることから、抵抗R1の両端の電位差VR1は、前述の式(7)で表わされる。抵抗R1の両端の電位差VR1が式(7)で表わされるので、PM1、PM2に流れる電流Ipは、前述の式(8)となる。

[0069]

この電流 I p は P M 3 にも流れるが、その電流値は式(8)から明らかなように、温度に比例した電流となる。この結果、基準電位 V r e f は前述の式(9)で表わされる。式(9)の第 1 項の V b e は温度に対して負の温度依存性を有し、第 2 項の(R 2 / R 1)(n k T / q) l n(6)は温度に対して正の温度依存性を有する。従って負の温度依存性を有する項と正の温度依存性を有する項とが互いに打ち消すように定数を選べば、基準電位 V r e f を温度に依存しないよう設定できる。そのときの基準電位 V r e f の値は略シリコンのバンドギャップ電圧(約 1.2 V)となる。

[0070]

なお上記説明では、説明を簡単にするために、式(9)で基準電圧を表現したが、例えば非特許文献1に記載されているように、抵抗R2での電圧降下VR2は式(5)で表現できることも知られている。しかし定数nの違いだけであるので、ここでは式(9)に基づいて説明を進めた。以下の説明でも、電流を表わす場合に式(8)で説明を進めるが、式(4)で表現可能なことは同様である。

[0071]

図5において、回路部分BLK2はスタートアップ回路として機能する。PM1、PM2、NM3、NM4、R1により構成されるループだけでは、式(8)で表わされる安定点以外に、全ての電流が0のときにも回路が安定してしまう問題がある。この問題を解決するために、スタートアップ回路BLK2が用いられる。

[0072]


望ましくない動作点、即ち全ての電流が0のときには、内部ノード10の電位はVdd、内部ノード21の電位はGNDとなる。このときNM6はOFFしているので、PM5及び抵抗R5に流れる電流により、内部ノード34の電位はVddとなる。内部ノード34の電位がVddとなると、NM5がONし、PM2に電流が流れ始める。PM2に電流が流れ始めると、PM1にも電流が流れ始め、式(8)で表わされる安定点に回路が到達する。

[0073]

PM1、PM2、NM3、NM4、R1に電流が流れ始めると、NM6にも電流が流れ、内部ノード34の電位はGND電位程度となり、NM5がOFFする。これにより、スタートアップ回路BLK1が、PM1、PM2、NM3、NM4、R1により構成されるループから切り離される。

[0074]

前述のように図るの従来のスタートアップ回路BLK1では、低消費電力を実現するために、PM4に流れる定常電流を小さく設定する必要がある。しかしPM4のWを小さく且つLを大きくすると、狭チャネル効果によりPM4の閾値電圧Vthが大きくなり、低い電源電圧ではスタートアップ回路BLK1が機能できず、バイアス電流の発生に失敗するという問題があった。即ち、従来回路においては、スタートアップ回路により最低動作



[0075]

それに対し図5に示す本発明の回路では、拡散抵抗R5の抵抗値を十分大きくすることにより、PM5及び抵抗R5に流れる電流を小さく設定することができる。このような回路構成とすることで、W/Lの十分大きなMOSトランジスタを使用し、狭チャネル効果によるVthの上昇を避け、低電圧での動作を可能とすることができる。

[0076]

また前述の図2の従来の回路については、電源電圧が印加された状態で常に回路が動作していることを前提としており、電源電圧が印加された状態での回路停止のための考慮がなされていないという問題があった。また図2の回路構成では、C2とR3の時定数を電源の立ち上がりの時間より大きく設計するので、スタートアップ回路が動作し始めるまでの時間が大きいという問題があった。

[0077]

それに対し本発明のスタートアップ回路BLK2では、PMOSトランジスタのバイアス電位をVddとする手段PM12と、NMOSトランジスタのバイアス電位をGNDとする手段NM7、スタートアップ電流を流すMOSトランジスタNM5のゲートを固定する手段NM8及びPM5を設けることで、回路に電源電圧が印加された状態で、回路をスタンバイ状態に設定することができる。またスタンバイ状態から動作状態に復帰する場合に、スタートアップ電流を流すMOSトランジスタNM5のゲート電位34の時定数は寄生容量と抵抗R5で決まるので、図2の従来回路のように大容量C2を充放電する必要がなく、高速化を達成することができる。

[0078]

図 6 は、図 5 のバンドギャップ回路の電源電圧 V d d と基準電圧 V r e f の特性の一例を示す図である。図 6 に示す特性は、温度が-4 0 \mathbb{C} 、2 5 \mathbb{C} 、1 0 0 \mathbb{C} の場合のものである。

[0079]

高利得の回路による負帰還を用いないので、電源電圧 V d d が上昇すると、回路の電流が増加し(アーリー効果又はチャネル長変調効果による)、基準電圧 V r e f が緩やかに増加する。しかし温度の変化に応じて出力電位 V r e f が変化することはなく、バンドギャップ回路としての動作を示していることが分かる。図 5 の回路では、基準電圧 V r e f の値は約1.2 V なので、電源電圧は約1.2 V 必要となり、図 6 の特性からも、約1.2 V の電源電圧から回路が動作することが分かる。

[0080]

以下に、図5の回路において、制御信号ENがL且つ制御信号ENXがHのときのスタンバイ時の動作について説明する。

[0081]

制御信号ENがL且つ制御信号ENXがHのときには、PM12、NM7、NM8はONとなり、PM5はOFFとなる。PM12がONとなるので、PMOSトランジスタのバイアス電位10はVddとなる。NM7がONとなるので、NMOSトランジスタのバイアス電位21はGNDとなる。NM8がONとなるので、ノード34の電位もGNDとなる。

[0082]

PMOSトランジスタのバイアス電位10がVddとなるので、PM1、PM2、PM3はOFFとなる。NMOSトランジスタのバイアス電位21がGNDとなるので、NM3、NM4、NM6もOFFとなる。またノード34がGNDとなるので、NM5もOFFとなる。これにより図5の回路には電流が流れず待機状態(スタンバイ状態)となる。

[0083]

上記バンドギャップ回路の第1の実施例の説明では、PM1、PM2、PM3のW/L は等しく、またNM3とNM4のW/L比は1:6であるとしたが、これらのサイズ比を 変更しても、同様の原理に基づいて設計できることは明らかである。 [0084]

図7は、図5の回路をバイアス電流発生回路として使用する場合の一例を示す回路図である。図7において、図5と同一の構成要素は同一の参照番号で参照し、その説明は省略する。

[0085]

図7に示すように、図5の回路の一部をバイアス電流発生回路として使用することができる。バイアス電流発生回路として使用した場合、スタートアップ回路に流れる電流をPM5及び抵抗R5の直列等価抵抗で調整できるようにすることで、例えば拡散抵抗R5の抵抗値を十分大きくすれば、PM5のW/Lを大きくできる。これにより十分W/Lが大きなMOSトランジスタを使用し、狭チャネル効果によるVthの上昇を避け、低電圧による動作を可能とすることができる。

[0086]

図8は、本発明によるバンドギャップ回路の第2の実施例を示す回路図である。

[0087]

図8において、Q3はpnpバイポーラトランジスタ(pnpバイポーラトランジスタ)を、R1、R5、R6、R7は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3からNM6はNMOSトランジスタを、PM1からPM3、PM5、PM6はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21はNMOSトランジスタのバイアス電位を、33から35は内部のノードを示す。図8において、図5と同一の機能を有する素子及び対応するノードは、同一の符号で参照する。図8においても、図5の制御信号EN及びENXと同様の信号を用いることで回路を停止させることができるが、図面簡略化のために、回路停止のための制御部分は省略している。

[0088]

図8の回路のバイアス電流を発生する部分は、図5の回路の構成と同一である。図8の回路と図5の回路が異なる点は、基準電圧を発生する部分、PM3、PM6、R6、R7、Q3である。図8の回路では、1.2 V以外の電圧、例えば0.6 Vの電圧を発生できるように回路が構成されている。

[0089]

例えば、PM1、PM2、PM3、PM6のW/L(W: ゲート幅、<math>L: ゲート長)は等しいとする。さらに、NM3 とNM4 のW/L比を、例えば1: 6 とする。NM3 とNM4 はサブスレッショルド領域で動作するように設計される。

[0090]

PM1及びPM2に流れる電流Ipは、前述の式(8)で表わされ、温度に比例するPTAT電流となる。この電流と同じ値の電流が、PM3に流れる。説明を簡単にするために、R6及びR7の抵抗値は同一であるとする。PM3からQ3に電流が流れるので、ノード33の電位はVbe(Vbe:pn接合の順方向電圧)となる。このノード33の電位は、同一の抵抗値の抵抗R6及びR7により、Vbe/2に分割される(このときR6及びR7に流れる電流によりQ3のVbeが大幅に減少しないように、R6及びR7の抵抗値はある程度大きく設定する)。

[0091]

また式(8)で表されるPTAT電流はPM6にも流れる。説明を簡単にするために、PM6から流れる電流は全てR7に流れるものとする。PM6の電流がR7に流れるとすると、基準電圧Vrefo10)で表わされることになる。

[0092]

Vref=(1/2)Vbe+(R7/R1)(nkT/q)ln(6) (10) Vbe は温度に対して負の温度依存性を有し、(R7/R1)(nkT/q)ln(6) は温度に対して正の温度依存性を有する。正の温度依存性を持つ項と負の温度依存性を持つ項とを打ち消すように定数を選べば、基準電位Vref を温度に依存しないように設定できる。そのときの基準電位Vref の値は、略バンドギャップ電圧/2=約0.6Vと

なる。

[0093]

上記の例では、R6及びR7の抵抗値を等しく設定し、基準電圧を約0.6Vとする場合について説明したが、Vrefの値が温度に依存しないという条件を満たしさえすれば、これらの定数については自由に変更してよい。またVrefの値についても、例えば0.9V等の任意の値に設計することができる。

[0094]

例えばR1の抵抗値を300k Ω とする。PM1及びPM2に流れる電流Ipは式(8)より、

I p = (1/R1) (n k T/q) l n (6)

 $= (1.3 \times 26 \text{mV} \times 1 \text{ n} (6)) / 300 \text{k} \Omega = 61 \text{mV} / 300 \text{k} \Omega = 0.2 \text{uA}$

となる (n t 1.3 c t)。 PM3 の電流はQ3 だけでなく、R6、R7 にも流れるので、<math>PM3、PM6 のW/LをPM1、PM2 に対して2 倍とする。

[0095]

PM3には0.4uAの電流が流れる。Q3にはある程度電流が流れなければ、ノード 33にVbeを発生できないので、R6及びR7の直列抵抗値はある程度大きくなければ ならない。ここでは仮に、R6を1500kΩ、R7を4500kΩとする。R6及びR7の直列抵抗は6MΩとなる。PM3の電流だけを考えた場合、Vbeが0.6Vであれば、R6及びR7には、 $0.6V/6M\Omega=0.1u$ Aの電流が流れる。PM3が流す電流は0.4uAなので、その1/4程度が抵抗R6及びR7に流れ、残りがQ3に流れることになる。Q3に3uA程度の電流が流れるのでノード33の電位はVbe、例えば0.6Vとなる。この電圧が、R6及びR7により3/4に分圧されて基準電圧Vrefとして現われる。つまりPM3の電流だけを考えた場合、Vrefの電位は3/4×Vbe(=0.45V)となる。

[0096]

更にPM6からも0. 4uAの電流がVrefに流れる。PM6からみたVrefの等価抵抗はR6とR7との並列抵抗であるので、R6が1500k Ω 、R7が4500k Ω の場合、並列等価抵抗は1. 125M Ω となる。この1. 125M Ω の並列等価抵抗に0. 4uAの電流を流すと、その電圧降下は0. 45Vとなる。この電圧降下が、上記のようにVbeを分圧した値0. 45Vに加わるので、最終的なVrefの電位は0. 9Vとなる。

[0097]

このように、元のバンドギャップ電圧と最終的に出力しようとする電圧との比でダイオード電圧を分割できるように、且つR6及びR7の並列合成抵抗とPM6の電流とによりこの分圧されたダイオード電圧の負の温度依存性を打ち消すように、R6とR7の値を定めればよい。

[0098]

図8の回路のように基準電圧発生部分を構成すると、R6及びR7によりVbeeを分圧することができ、その任意に分割されたVbeに対してその温度依存性を打ち消すような正の温度依存性を有する電位を加算することができる。Vbee1/3に分割した場合は、Vbe1/3の温度依存性を打ち消すような電位をPM6電流とR6及びR7の等価並列抵抗とで発生でき、またVbee1/30の温度依存性を打ち消すような電位をPM6電流とR6及びR7の等価並列抵抗とで発生できる。そのと き最終的なVrefの電位はそれぞれ、Veg1/32の等価並列抵抗とで発生できる。そのと き最終的なVrefの電位はそれぞれ、Veg1/32のである。また上記説明では 1/32として説明したが、 1/32の値はトランジスタによって異なり、またより正確には電流密度によっても異なる。従って、詳細な回路 シミュレーションによって、必要な抵抗及び電流を正確に設計することが望ましい。

[0099]

図 9 は、図 8 の回路の電源電圧 V d d V と基準電圧 V r e f の特性の一例を示す図である。図 9 に示すのは、温度が -4 0 V 、2 5 V 、1 0 V の場合のものである。

[0100]

電源電圧 V d d が上昇すると、回路の電流が増加し(アーリー電圧又はチャネル長変調効果による)、基準電圧 V r e f が緩やかに増加する。しかし温度の変化に対しては出力電位 V r e f は変化せず、温度に依存しない基準電圧回路としての動作を示していることが分かる。図8の特性例では、基準電圧 V r e f の値は約0.6 V の場合を示した。最低動作電源電圧として、約1.0 V程度が実現できることが分かる。

[0101]

上記図8の第2の実施例のバンドギャップ回路では、基準電圧Vrefの電位をバンドギャップ電位より小さい値とすることで、図5の第1の実施例のバンドギャップ回路と比較して、より低い電源電圧での動作を可能としている。

[0102]

図10は、本発明によるバイアス電流発生回路の第2の実施例を示す回路図である。図10において、R1、R5は抵抗を、Vddは正の電源を、GNDはGND端子を、NM3からNM7はNMOSトランジスタを、PM1、PM2、PM5、PM12はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21はNMOSトランジスタのバイアス電位を、34、36は内部のノードを、EN、ENXは制御信号を示す。図10において、図7と同一の機能を有する素子及び対応するノードは、同一の符号で参照する。

[0103]

図10のバイアス電流発生回路の動作は、図7の回路の動作と略同じであるので、詳細な説明は省略する。以下に、図7の回路と異なる点について説明する。

[0104]

図7の回路では、NM3及びNM4のW/L比と、抵抗R1の抵抗値で電流を設計したが、PM2及びPM1のW/L比と抵抗R1の抵抗値で電流を設計することも可能である。PM1をPM2の例えば6倍の大きさに設計することにより、PM2とPM1とで同一の電流が流れるときのゲート・ソース間電圧が異なり、この差電圧が抵抗R1に加わることになる。このようにして電流の値を図7の回路と同様にして設計することができる。

[0105]

図11は、本発明のバイアス電流発生回路の他の回路例を示す図である。

[0106]

図11において、のR1、R5は抵抗を、Vddは正の電源を、GNDはGND端子を、NM3、NM4、NM7、NM9はNMOSトランジスタを、PM1、PM2、PM7、PM8、PM12はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21はNMOSトランジスタのバイアス電位を、35、37は内部のノードを、EN、ENXは制御信号を示す。図11において、図7と同一の機能を有する素子及び対応するノードは、同一の符号で参照する。

[0107]

図11の回路は、図7及び図10のバイアス電流発生回路と略同じ動作をする。図7の回路と異なる点はスタートアップ回路である。以下に、スタートアップ回路の動作を中心として図11の回路について説明する。ここで制御信号ENはHであり、制御信号ENXはLとする。

[0108]

PM1、PM2、NM3、NM4、R1により構成されるループで電流を決定することは図7の回路と同じである。全電流が0である望ましくない動作点で回路が安定しないように、PM7、PM8、R5、NM9でスタートアップ回路が構成される。全ての電流が0のときには、PMOSトランジスタのバイアス電位10はVdd、NMOSトランジスタのバイアス電位21はGNDとなる。このときPM7はOFFしているので、NM9及び抵抗R5に流れる電流により、ノード37の電位はGNDとなる。ノード37の電位がGNDになると、PM8がONし、NM3に電流が流れ始める。NM3に電流が流れ始めると、NM4にも電流が流れ始め、回路は安定点に到達する。

[0109]

PM1、PM2、NM3、NM4、R1に電流が流れ始めると、PM7にも電流が流れる。これによりノード37の電位はVdd電位程度となり、PM8がOFFし、スタートアップ回路が、PM1、PM2、NM3、NM4、R1により構成されるループから切り離される。

[0110]

図11の回路においても、低消費電力化のためには、NM9及び抵抗R5に流れる電流を小さく設定する必要がある。NM9および抵抗R5に流れる電流を小さく設定するためには、抵抗R5の抵抗値を十分大きくすればよい。このように回路を構成することで、拡散抵抗とMOSトランジスタの直列抵抗値を拡散抵抗の抵抗値で決定することができ、MOSトランジスタのW/Lを大きく設計することができる。MOSトランジスタのW/Lを大きくすることで、狭チャネル効果による閾値電圧Vthの上昇を避け、低電圧動作が可能となる。

$[0\ 1\ 1\ 1]$

このように図11では、図5及び図7のスタートアップ回路に対して、NMOSトランジスタとPMOSトランジスタとの役割を入れ替えることで、スタートアップ回路を構成している。

[0112]

図12は、本発明によるバンドギャップ回路の更に別の実施例の構成を示す回路図である。

[0113]

図12の回路は、図5の回路と略同様の動作をするが、電流源となるMOSトランジスタをカスコード接続とした構成を採用することで、電源電圧依存性の改善を図っている。

[0114]

図12において、Q3はpnpバイポーラトランジスタを、R1、R2、R5、R8、R9は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3からNM8、NM10、NM11はNMOSトランジスタを、PM1からPM3、PM5、PM9、PM10、PM11、PM12はPMOSトランジスタを、10、12はPMOSトランジスタのバイアス電位を、21、22はNMOSトランジスタのバイアス電位を、33から35は内部のノードを、EN、ENXは制御信号を示す。

[0115]

例えば、PM1、PM2、PM3のW/L (W:ゲート幅、L:ゲート長) は等しく、PM9、PM10、PM11のW/L及びNM10とNM11のW/Lも等しいとする。またNM3とNM4のW/L比を例えば1:6とする。NM3とNM4とはサブスレッショルド領域で動作するように設計される。

[0116]

制御信号ENがLであり制御信号ENXがHのとき、図5の構成の場合と同様に、回路が停止した状態になる。また制御信号ENがHであり制御信号ENXがLのときには、回路は通常の動作となる。この状態での動作について説明する。ENがH及びENXがLであるから、PM12、NM7、NM8はOFFとなり図12の回路の動作には関係しない。またPM5はONとなっている。

[0117]

図12の回路では、PM1、PM2のゲート電極が共通、PM9、PM10のゲート電極が共通、NM10、NM11のゲート電極が共通であるので、PM1、PM2、PM9、PM10、R8、R9、NM10、NM11、NM3、NM4、R1に流れる電流は等しくなる。NM3、NM4に流れる電流が等しく、NM3、NM4のW/L比が1:6であることから、抵抗R1の両端の電位差VR1は、図5の回路同様、前述の式(7)で表わされる。従って、PM1、PM2に流れる電流 I p も、図5の回路と同じく、式(8)となる。

[0118]

ここで電流が式(8)で表わされるような状態になるためには、PM1、PM2、PM9、PM10、NM10、NM11、NM3 、NM4 のそれぞれのドレイン・ソース間電圧が実効ゲート電圧(Vgs-Vth、Vth は閾値電圧)より大きい必要がある。この条件を満たすように、PM1、PM2、PM9、PM10、NM10、NM11、NM3、NM4のサイズ、抵抗R8、R9、R1の値が設計される。これは、式(8)の電流が流れた際の抵抗R8、R9での電圧降下が、例えばそれぞれ0.2 V となるように設計することで達成される。

[0119]

PM9、PM10のゲート電圧は、例えば、PM1、PM2のゲート電圧より0.2V低い電位となるので、PM1、PM2、PM9、PM10のサイズが同じであっても、PM9、PM10のソース電位はVddより0.2V低い電位となる。このドレイン電圧でPM1、PM2のドレイン電流が飽和領域において動作するようにサイズを決定すればよい。PM1、PM9のサイズ比は1:1であってもよいし、PM1よりPM9を4倍大きくしても、或いは逆にPM9よりPM1を4倍大きくしてもよい。これらカスコード回路自体は一般的な回路であり、望まれる特性を実現するようにサイズを適宜設計することができる。

[0120]

同様に、NM10、NM11のゲート電位も、抵抗R8によりNM3、NM4のゲート電位より例えば0.2 V高い電位に設計できるので、NM10、NM3、及びNM11、NM4のカスコード回路を実現することができる。このようにカスコード回路を用いることで、MOSトランジスタのチャネル長変調効果による電源電圧依存性を緩和することができる。

[0121]

図12の回路では、式(8)の電流を発生するバイアス電流発生部分をカスコード回路としたので、電圧発生部分のPMOSトランジスタ、PM3、PM11もカスコード回路としている。発生されるバイアス電流値自体は図5の回路と同じであるので、基準電圧Vrefの値は図5の回路の場合と同一となる。

[0122]

図12の回路は、カスコード回路を用いた構成とすることで、図5の回路に比較して電源電圧依存性の改善を図っている。

[0123]

図13は、図12の回路の電源電圧Vdd d e 基準電圧Vref の特性の一例を示す図である。図13に示すのは、温度がe e f e f の特性の一例を示す図で

[0124]

[0125]

以上の説明においては、図5の構成に対してカスコード回路を適用する場合について説明したが、例えば、PMOS側だけ或いはNMOS側だけをカスコード回路としてもよい。また図7、図8、図10、図11の構成にも同様にカスコード回路を適用できることはいうまでもない。

[0126]

図14は、本発明による低電圧検出回路の構成の一例を示す図である。また図15は、 図14の回路の動作特性を説明するための図である。

[0127]

図14の回路は、図5の回路が生成する基準電圧Vrefを利用して、電源電圧の値が 所定値より小さくなったことを検出し、所定値より電源電圧が低くなった場合にリセット 信号を出力する回路として機能する。電源電圧の値が所定値より大きくなるとリセット信 号は解除される。また図14の回路は、基準電圧を発生する図5の回路が十分動作しない ような低い電圧の場合であっても、適切にリセット信号RSTを出力できるように構成さ れている。

[0128]

図14において、C1は容量を、R10、R11、R12、R13は抵抗を、Vrefは基準電位を、Vddは正の電源を、GNDはGND端子を、vdiv1は抵抗により分圧された電源電圧を、NM12からNM19はNMOSトランジスタを、PM13からPM20はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21はNMOSトランジスタのバイアス電位を、40から42は内部のノードを、EN、ENXは制御信号を、RST、RSTX、RST2は出力されるリセット信号を、sch1はシュミット回路を示す。図5の回路により基準電圧Vrefを発生し、図14の回路に供給する。

[0129]

図15は、横軸に電源電圧 V d d e を示し、縦軸に図14の各部の電位(基準電圧 V e f、v d i v 1、R S T)を示した図である。横軸のフルスケールは1秒に相当し、電源電圧を0 V から4 V に上げ、その後4 V から0 V に下げたときの動作に対応する。横軸は1 秒の時間に相当するが、分かりやすくするために、対応する電源電圧 V d d e 目盛りとしている。

[0130]

図5の回路により基準電圧 V r e f を発生して図14の回路に供給しているので、基準電圧 V r e f と電源電圧 V d d との関係は、図6と略同一となっている。電源電圧 V d d を 0 V から 4 V に上げていくと、電源電圧が 1 V を超えるあたりから、図5の基準電圧発生回路が動作を始める。電源電圧が 1.2 V を超えると、基準電圧 V r e f は略 1.2 V となる。

[0 1 3 1]

図14の制御信号EN及びENXは回路停止のための信号であり、ENがL、ENXが Hのときに回路が停止する。通常の動作時には、ENがH、ENXがLに設定される。ま ずこの状態における通常の動作について説明する。

[0132]

PM20、抵抗R10、R11、R12は、電源電圧Vddを抵抗により分割して、vdiv1を発生する分圧回路として働く。PM20は回路を停止する場合に定常電流が流れないよう制御するためのスイッチとして機能する。抵抗R10、R11の比は、検出しようとしている電圧によって決まり、図14の例では、抵抗R10:R11=1:2.2としている。これにより、(NM18がONの場合)、vdiv1の電位=2.2Vdd/3.2=0.69Vddとなる。この分圧電位が1.2Vとなる電源電位は、1.74Vなので、この電圧vdiv1と、基準電圧1.2Vを比較することで、電源電圧の値がある値(1.74V)より大きいか小さいかを検出することができる。電源電圧がある値より小さい場合には、回路が誤動作する可能性があるので、このような低電圧検出回路により、電源電圧の低下を検出して、リセット信号を発生することが行なわれる。

[0133]

信号RSTはこの目的のための信号であり、RSTがHのとき、電源電圧が所定の値より小さいことを示す。

[0134]

抵抗R12と、NM18は、検出電圧付近で、出力RSTが振動しないように、ヒステリシス特性を、回路に与えるための素子である。電源電圧Vddが所定の値より小さ場合、RSTがHとなっており、NM18はONしている。電源電圧が上昇して、RSTがLに変化すると、NM18がOFFし、分圧出力vdiv1の電位が上昇する。いったんR

STがLに変化すると、抵抗R10、R11、R12で決まる分圧電圧(NM18がONの場合より大きい)が基準電位Vrefより小さくなるまで、RSTがHに変化することはない。

[0135]

図14の例では、抵抗R10:R11:R12=1:2.2:0.47とした。NM18がONの場合(NM18のON抵抗は十分小さいとする)、vdiv1の電位=0.69Vddに対して、NM18がOFFの場合、vdiv1の電位=2.67Vdd/3.67=0.73Vddとなる。それぞれの場合について、vdiv1の電位が1.2Vとなる電源電圧は1.74V及び1.64Vとなり、0.1Vのヒステリシス特性を与えることができる。

[0136]

PM15、PM16、PM17、PM18、NM13、NM14、NM12、NM16、NM17、抵抗R13は、基準電位Vrefと、分圧された電源電圧vdiv1とを比較する比較回路として働く。NM12は、差動回路NM13、NM14のテイル電流源として働く。ゲートバイアスは、図5のNMOSトランジスタのバイアス電位21から供給することができる。

[0137]

ENがH、ENXがLとなっている場合、PM20のゲート電位は0Vとなっている。図14の回路の電源電圧Vdde0Vから4Vに上げると、分圧された電源電圧vdiv1の波形は、図15のような特性となる。電源電圧Vddが小さい領域では、vdiv1の電位は略0Vとなって、正しく分圧された電圧がvdiv1に出力されない。これは、PM20のゲート電位が0Vとなっていても、電源電圧VddがV0の閾値電圧より低い場合、PM20が十分にONしないためである。

[0138]

[0139]

vdiv1、基準電位Vrefがともに0V付近の場合、NM12のゲート電位によらず、NM13、NM14はOFFとなる。従って、NM13、NM14に電流は流れず、差動回路の負荷回路PM15、PM16に電流は流れない。また、PM15、PM16に電流が流れないので、PM17、PM18にも電流が流れない。PM17に電流が流れないので、NM16、NM17に電流は流れない。PM18、NM17がともにOFFの状態なので、比較回路出力RSTの電位は抵抗R13によって定まり、出力RSTの電位はVddとなる。

[0140]

電源電圧 V d d が 1 V を超えて、1.2 V程度となると、基準電位 V r e f が 1.2 V となる。電源電圧が十分大きくなく、基準電位 V r e f が、設計電圧 1.2 Vに到達せず、また、分圧電圧 v d i v 1 の値が、抵抗 R 1 0: R 1 1 = 1:2.2 の分圧比で定まる値に到達していない状態での図 1 4 の回路の動作について説明する。

[0141]

図14の回路と図5の回路とを組み合わせると、図15に示すように、基準電位Vrefが、vdiv1より先に高い電位となる特性を実現できる。

[0142]

何故ならば、図5のPM1、PM2、PM3のサイズと、図14の回路のPM20のサイズを同じ程度としておくと、電源電圧VddがPMOSトランジスタの閾値電圧付近のときに、PM1、PM2、PM3、PM20に流れる電流は同じ程度の値となる。ところで、基準電位Vrefの電位と電流との関係は、Q3により指数の関係となる(PM3に流れる電流が小さくなっても、ダイオードの電位ノード33は急激には小さくならず、電流が1桁減少しても60mVしか減少しない)。一方、分圧電圧vdiv1と、PM20に流れる電流との関係は略比例関係である(PM20に流れる電流が小さい場合、vdi

v 1 の電位は流れる電流に比例する)。

[0143]

このため、電源電圧が小さく、回路に流れる電流が小さい場合、基準電位 Vrefが設計電圧 1.2Vに到達していなくても、基準電位 Vrefは、分圧電圧 vdiv1より大きい電位とできる。

[0144]

基準電位 V r e f が、分圧電圧 v d i v 1 より大きい電位となっているので、NM13、NM14に電流が流れ始めると、NM13よりNM14に大きな電流が流れ、PM15よりPM16に大きい電流が流れる。PM15よりPM16に大きい電流が流れるので、PM17よりPM18に大きい電流が流れる。PM17の電流は、NM16に流れ、(NM16、NM17は同じサイズとする。)NM17にも同じ電流が流れる。PM18の電流は、NM17の電流より大きいので、出力RSTの電位はVddとなる。

[0145]

このように、比較回路(PM15、PM16、PM17、PM18、NM13、NM14、NM12、NM16、NM17、抵抗R13)と、基準電位発生回路、電圧分割回路(PM20、抵抗R10、R11、R12)とを工夫することで、基準電圧発生回路が所望の基準電位を発生できないような低い電源電圧の場合でも、リセット信号RSTの電位を正しくVddに設定できる。

[0146]

電源電圧が十分大きくなり、基準電位Vrefが設計電圧1.2Vに到達し、また分圧電圧vdiv1の値が、抵抗R10:R11=1:2.2の分圧比で定まる値に到達した後は、比較回路(PM15、PM16、PM17、PM18、NM13、NM14、NM12、NM16、NM17、抵抗R13)は通常の差動回路として動作する。NM17がONしたときには、RSTの電位をLとできるよう、抵抗R13の抵抗値とNM17の電流値を設計することはいうまでもない。

[0147]

電源電圧が十分大きくなり、基準電位Vrefが設計電圧1.2Vに到達し、また分圧電圧vdiv1の値が、抵抗R10:R11=1:2.2の分圧比で定まる値に到達した場合の動作について以下に説明する。

[0148]

基準電位Vrefが、分圧電圧vdiv1より大きい電位の場合、NM13よりNM14に大きな電流が流れ、PM15よりPM16に大きい電流が流れる。PM15よりPM16に大きい電流が流れるので、PM17よりPM18に大きい電流が流れる。PM17の電流は、NM16に流れ、(NM16、NM17は同じサイズとする。)NM17にも同じ電流が流れる。PM18の電流は、NM17の電流より大きいので、出力RSTの電位はVddとなる。

[0149]

分圧電圧 v d i v 1 が基準電位 V r e f より大きい電位の場合、NM 1 4 よりNM 1 3 に大きな電流が流れ、PM 1 6 よりPM 1 5 に大きい電流が流れる。PM 1 6 よりPM 1 5 に大きい電流が流れる。PM 1 6 よりPM 1 7 に大きい電流が流れる。PM 1 7 の電流はNM 1 6 に流れ(NM 1 6、NM 1 7 は同じサイズとする。)、NM 1 7 にも同じ電流が流れる。PM 1 7 の電流は、NM 1 8 の電流より大きいので、出力RSTの電位はGNDとなる。

[0150]

図15のように電源電圧の変化が緩やかな場合は、上に説明したように、分圧電圧 v d i v 1 と基準電位 V r e f との関係により、リセット信号 R S T を発生することができる。一方、電源電圧が急激に変化した場合、例えば電源電圧が急激に 0 V から 3 V にステップ状に変化した場合でも、回路を初期化するためのリセット信号が要求される(パワーオンリセット信号)。

[0151]

図14の回路は、このような場合でもリセット信号を発生できるように構成されている

[0152]

パワーオンリセット信号は、電源の投入時に回路を初期化するために用いられる。従って、電源電圧が回路を初期化できる程度のある規定の値に達している状態で、リセット信号を発生することが求められる。例えば電源電圧 V d d が 0 V から 3 V にステップ状に変化した場合でも、暫くの間、リセットを示す状態に信号がとどまるよう回路を構成すればよい。

[0153]

PM19と容量C1、NM19はこのための回路であり、電源電圧Vddが0Vから3Vにステップ状に変化した場合でも、RSTXの電位は、容量C1とPM19の電流とで決まる時間をかけてVddに充電される。RSTXの電位は、GNDのときリセット状態を示す。充電の時定数は、図5の基準電圧回路が電源投入から動作し始めるまでの時間程度とすればよい。バンドギャップ回路が動作を始めると、基準電位Vrefが設計電圧1.2Vになるので、分圧電圧vdiv1との大小関係によりRSTの電位が定まる。

[0154]

図14の回路では、10の電位をゲートに与えたPM19によりRSTXを充電する例を示したが、抵抗により充電してもよい。PM19を使う利点は、RSTXの充電時間を大きくしたい場合に、大面積の抵抗を使用する必要が無く、PM19が小面積ですむ点である。但し、バイアス電位10を発生する例えば図5の回路において、スタートアップ回路BLK2が動作している期間はNM5に大きな電流が流れ、この電流がバイアス10の電位を定常状態より低い電位にしてしまうことがある。この状態で図14のC1が充電される可能性があるので、これが問題とならない用途では、図14のようにPM19を用いればよい。またバイアス電位10の発生回路が定常状態になっていない時のC1の充電電流を正確に設計する必要がある場合には、PM19を抵抗で置き換えることが望ましい。

[0155]

RSTXの充電時間はリセットの解除、つまり回路の動作の開始を意味するので、多少時間が長くても実用上は支障がない場合が多い。一方、電圧が低下してきた場合には、回路の誤動作を避けるために短い時間で電圧の低下を検出する必要がある。そこで図14の回路では、電源電圧が低下して、RSTがHになった場合には、NM19により迅速にRSTXが放電される構成となっている。

[0156]

またリセット信号RSTXは、シュミット回路により更に波形整形される。

[0157]

なお上記説明では、図14の回路を、図5のバンドギャップ回路と組み合わせて使用するものとしたが、本発明の他の構成のバンドギャップ回路或いは従来のバンドギャップ回路と組み合わせてもよい。

[0158]

図16は、本発明によるバンドギャップ回路の更に別の実施例を示す回路図である。

[0159]

図16の回路は、図12の回路と略同様の動作をする。図12のバンドギャップ回路との差異を中心に、図16のバンドギャップ回路について説明する。

[0160]

図16において、Q3はpnpバイポーラトランジスタを、R1、R2、R5は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3からNM8、NM10、NM11、NM21、NM22、NM23はNMOSトランジスタを、PM1からPM3、PM5、PM9、PM10、PM11、PM12、PM21、PM22、PM23はPMOSトランジスタを、10、12はPMOSトランジスタのバイアス電位を、21、22はNMOSトランジスタのバイアス電位を、33から35は内部のノードを、EN、ENXは制御信号を示す。図16において、図8と同一の機能を有する

素子及び対応するノードは、同一の符号で参照する。

[0161]

図16の回路は、カスコード回路のバイアス電位22、12の発生の方法が図12の回路の場合と異なる。以下に、図16の構成におけるカスコード回路のバイアス電位22、12の発生の方法について説明する。

[0162]

図12の回路では抵抗R9により、PMOSトランジスタのバイアス電位10から抵抗値R9と電流量とで定まる低い電位12を発生している。これに対して、図16の回路では、PM21に、NM21、NM22で電流を流し、これにより決まるゲート、ソース電位を発生し、これをバイアス電位12としている。

[0 1 6 3]

また図12の回路では、抵抗R8により、バイアス電位21から抵抗値R8と電流量で定まる高い電位22を発生している。これに対して、図16の回路では、NM23に、PM22、PM23で電流を流し、これにより決まるゲート、ソース電位を発生し、これをバイアス電位22としている。

$[0 \ 1 \ 6 \ 4]$

このとき、PM210W/Lを、<math>PM1、PM2、PM3、PM9、PM10、PM11、PM22、<math>PM230それより小さく設計しておけば、バイアス電位12の値を、バイアス電位10の値より必要なだけ低く設定することができる。またPM230W/Lを、<math>PM30、PM100、PM110、PM210、PM220それより小さく設計しておけば、バイアス電位22の値を、バイアス電位21より必要なだけ高く設定することができる。

[0165]

また図16の回路では、PM21により、バイアス電位10とは独立にバイアス電位12を発生する。これに対応して、スタートアップ電流をPM21に流すためのNMOSトランジスタとしてNM20が付加されている。

$[0\ 1\ 6\ 6]$

図17は、本発明によるバンドギャップ回路の更に別の実施例を示す回路図である。

[0167]

図17の回路は、図16の回路と略同様の動作をする。図16のバンドギャップ回路と図17のバンドギャップ回路が異なる点を中心に説明を進める。

[0168]

図17において、Q3はpnpバイポーラトランジスタを、R1、R2、R5、R14、R15は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3からNM8、NM10、NM11、NM21、NM22、NM23はNMOSトランジスタを、PM1からPM3、PM5、PM9、PM10、PM11、PM12、PM21、PM22、PM23はPMOSトランジスタを、10、12はPMOSトランジスタのバイアス電位を、21、22はNMOSトランジスタのバイアス電位を、33から35は内部のノードを、EN、ENXは制御信号を示す。図17において、図16と同一の機能を有する素子及び対応するノードは、同一の符号で参照する。

[0169]

図17の回路は、カスコード回路のバイアス電位22、12の発生の方法が、図16の 回路と異なる。以下に、図17の構成におけるカスコード回路のバイアス電位22、12 の発生の方法を説明する。

[0170]

図16の回路では、W/Lを小さく設計したPM21により、バイアス電位12を発生していた。図17の回路では、PM21のW/Lを、PM1、PM2、PM3、PM9、PM10、PM11、PM22、PM23のW/Lと同程度としても、抵抗R14を設けることにより、バイアス電位12の電位をバイアス電位10の値より所望の値だけ低く設計することができる。

[0171]

また図15の回路では、W/Lを小さく設計したNM23により、バイアス電位12を発生していた。図17の回路では、NM23のW/Lを、NM3、NM4、NM10、NM11、NM21、NM22のW/Lと同程度としても、抵抗R15を設けることにより、バイアス電位22の電位をバイアス電位21の値より所望の値だけ高く設計することができる。

[0172]

抵抗R15とNM23とを直列に接続し、そこに電流を流すことによりカスコードバイアス22を発生すると、22の電位の温度依存性を任意に設計できるという利点が生まれる。ゲート・ソース間電圧の温度依存性は負の依存性であるのに対して、PTAT電流を抵抗に流した電位差は正の温度依存性を持つからである。

[0173]

図17の回路のノード35の電位は(絶対)温度に比例して大きくなる(回路のバイアス電流は絶対温度に比例するPTAT電流となるためである)。仮に、NM4のドレイン電位が温度によらず一定とすると、NM4のドレイン・ソース間の電位差は温度の上昇に伴って減少する特性となる。理想的には、NM4のドレイン・ソース間の電位差があるの電流は、ドレイン・ソース間の電位差の影響も受ける。温度が上昇したときに、NM4のドレイン・ソース間電位差の影響も受ける。温度が上昇したときに、NM4のドレイン・ソース間電位差の減少が大きいと、実際に流れる電流が理想的なPTAT電流よりも減少してしまう。これを防いで正確なPTAT電流を発生し、基準電位の精度を確保するためには、NM4のドレイン・ソース間の電位差が温度上昇により大きくなるのでいようにすることが必要となる。ノード35の電位は温度に比例して大きくなるので、NM4のドレイン電位も温度上昇に伴って、大きくなる特性が望ましい。このため、カスコードバイアス22は、理想的なNM4のドレイン電位にNMOSトランジスタの閾値電圧を加えた電位となるように設計することが望ましい。つまり、ゲート・ソース間電圧の温度依存性とPTAT電流の温度依存性とを考慮して、カスコードバイアス22を発生することが可能となる。

[0174]

以上説明したように、図17の本発明の回路では、カスコードバイアス22の温度依存性を自由に設計できるので、NM11のソース電位の温度特性も自由に設計でき。従って、絶対温度に比例する電流を発生するMOSトランジスタNM4のドレイン・ソース間の電位差の温度特性を、任意に設計できる。つまり、NM4のドレイン・ソース間の電位差をカスコードバイアス22の温度依存性により微調整でき、バイアス電流の温度依存性を所望の特性に微調整できるという利点がある。

[0175]

図18は、本発明によるバンドギャップ回路の別の実施例を示す回路図である。

[0176]

図18の回路は、図16及び図17の回路と略同様の動作をする。図18のバンドギャップ回路と図16のバンドギャップ回路が異なる点を中心に説明を進める。

[0177]

図18において、Q3はpnpバイポーラトランジスタを、R1、R2、R5、R8は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、NM3からNM8、NM10、NM11、NM21、NM22はNMOSトランジスタを、PM1からPM3、PM5、PM9、PM10、PM11、PM12、PM21はPMOSトランジスタを、10、12はPMOSトランジスタのバイアス電位を、21、22はNMOSトランジスタのバイアス電位を、33から35は内部のノードを、EN、ENXは制御信号を示す。図18において、図12、図16、図17と同一の機能を有する素子及び対応するノードは、同一の符号で参照する。

[0178]

図18の回路は、カスコード回路のバイアス電位22、12の発生の方法が、図16の

回路と異なる。以下に、図18の構成におけるカスコード回路のバイアス電位22、12 の発生の方法を説明する。

[0179]

図16の回路では、W/Lを小さく設計したPM21により、バイアス電位12を発生していた。図18の回路でもこの点は同様であるが、NMOSトランジスタのバイアス電位の発生方法が異なる。図18の回路では、図12の回路と同様に、抵抗R8によりバイアス電位22を発生している。この例のように、図12の回路のバイアス発生方法と図16の回路又は図17の回路のバイアス発生方法とを組み合わせることも可能である。

[0180]

NMOSトランジスタのカスコードバイアス22の発生回路の利点は、図17の回路の NMOSトランジスタのカスコードバイアス22の発生回路の利点と略同じである。

[0181]

図18の回路のカスコードバイアス22の電位は、NMOSトランジスタのバイアス電位21の電位を抵抗R8とPTAT電流によりレベルシフトしたものであるので、その温度依存性は、ゲート・ソース間電圧の温度依存性に正の温度依存性を持つ抵抗R8での電圧降下を加えたものとなる。

[0182]

図17の回路の場合と同様に、温度が上昇したときに、NM4のドレイン・ソース間電位差の減少が大きいと、実際に流れる電流が理想的なPTAT電流よりも減少してしまう。これを防いで正確なPTAT電流を発生し、基準電位の精度を確保するためには、NM4のドレイン・ソース間の電位差が温度上昇により大幅に減少しないようにすることが必要となる。ノード35の電位は温度に比例して大きくなるので、NM4のドレイン電位も温度上昇に伴って、大きくなる特性が望ましい。このことから、少なくとも温度上昇に伴ってカスコードバイアス22の電位が上昇する特性としておけば、NM4のドレイン・ソース間の電位差が温度上昇により減少しない特性とできる。これにより、より正確なPTAT電流ひいては基準電圧を発生することが可能となる。

[0183]

一方、PMOSトランジスタのバイアス電位は、回路全体のバイアス電流(PTAT電流)を決定するためのものではなく、カレントミラーとして動作しさえすればよい。このことから、PMOSトランジスタのカスコードバイアス12の発生回路は、占有面積、消費電力、最低動作電圧の観点から最適なものを選択すればよい。図12の回路のように、PMOSトランジスタのカスコードバイアス12の発生にも抵抗R9によるレベルシフトを用いると、消費電力の点では有利だが最低動作電圧、面積の点で不利となる。

[0184]

図18の回路では、できるだけ面積を削減して最低動作電圧を下げるために、PTAT電流精度及び基準電圧精度に与える影響が小さいPMOSトランジスタのカスコードバイアス12の発生回路では、抵抗R9によるレベルシフトを用いずに、図16と同様の回路としている。またPMOSトランジスタのカスコードバイアス12を、W/Lの小さいPMOSトランジスタPM21で別に発生する。これにより、絶対温度に比例する電流を発生するNM4のカスコードトランジスタNM11のドレイン・ソース間の電位差が、温度上昇に伴って減少することを避けている。このこともまた、PTAT電流精度劣化の防止に寄与する。

[0185]

以上説明したように、図18の本発明の回路では、カスコードバイアス22の発生だけ抵抗R8によるレベルシフトを用い、PMOSトランジスタのカスコードバイアス12の発生は、W/Lの小さいPMOSトランジスタPM21で別に発生することで、PTAT電流の精度を確保している。

[0186]

図19は、本発明による低電圧検出回路の別の実施例を示す回路図である。

[0187]

図19の回路は、図12、図16、図17、図18の回路の基準電圧Vrefを利用して、電源電圧の値が所定値より小さくなったことを検出し、所定値より電源電圧が低くなった場合にリセット信号を出力する回路として働く。図19において、図14と同一機能の素子及び対応するノードは同一の参照番号で参照する。

[0188]

図19において、C1は容量を、R10、R11、R12、R13、R16は抵抗を、Vrefは基準電位を、Vddは正の電源を、GNDはGND端子を、vdiv1は抵抗により分圧された電源電圧を、NM12からNM19、NM24、NM25はNMOSトランジスタを、PM13からPM20はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位を、21、22はNMOSトランジスタのバイアス電位を、40から42は内部のノードを、EN、ENXは制御信号を、RST、RSTX、RST2は出力されるリセット信号を、sch1はシュミット回路を示す。電源電圧が所定の値より小さい場合にはRSTの電位はVddとなる。

[0189]

図19の回路は、図14の回路と殆ど同じであるが、図12、図16、図17、図18 のようにカスコード回路を用いてバンドギャップ電圧を発生するのに対応して、分圧電圧 vdiv1を発生する部分に構成上の違いがある。

[0190]

図14の回路では、分圧電圧vdivlを発生するのに、PM20、抵抗R10、R1 1、R12を用いていた。またPM20のゲート電極には、制御信号ENXが直接印加されていた。

[0191]

図19の回路では、抵抗R16とNM24、NM25により、PM20のゲート信号を発生している。このように、抵抗R16とNM24、NM25を用いてPM20のゲート信号を発生することで、電源電圧が小さく基準電位Vrefが設計電圧1.2Vに到達していない場合であっても、基準電位Vrefを確実に分圧電圧vdiv1より大きい電位とすることができる。

[0192]

例えば図16のバンドギャップ回路によりVrefを供給しているとする。

[0193]

図14の回路では、電源電圧VddがPM20の閾値電圧より低い場合、PM20のゲート電位が0Vとなっていても、PM20が十分ONしないために分圧電圧vdiv1の電位は略0Vとなる。電源電圧VddがPM20の閾値電圧Vthを超えると、PM20のON抵抗が下がり始めて、分圧電圧vdiv1の電位が上昇を始める。ところが、図15のバンドギャップ回路のVrefが上昇しはじめる電源電圧は、MOSトランジスタの閾値電圧より大きい。何故ならば、カスコード回路のバイアス電位22及び12は、MOSトランジスタの閾値電圧より大きいためである。

[0194]

図14の回路と図16の回路とを組み合わせると、電源電圧が大きくなく、基準電位Vrefが設計電圧1.2Vに到達せず、また分圧電圧vdiv1の値が抵抗R10及びR11の分圧比で定まる値に到達していない状態で、分圧電圧vdiv1が基準電位Vrefより大きくなる可能性がある。これが問題にならない応用では、図14の回路と図16の回路を組み合わせて使用してよいが、電源電圧が大きくなく、基準電位Vrefが設計電圧1.2Vに到達せず、また分圧電圧vdiv1の値が抵抗R10及びR11の分圧比で定まる値に到達していない状態で、基準電位Vrefを分圧電圧vdiv1より大きい電位としたい場合は、図19の回路と図16の回路とを組み合わせればよい。

[0195]

バンドギャップ回路のバイアス電位22、21をNM24、NM25に加えることで、バンドギャップ回路のカスコード回路に流れる電流と同じ(或いは定数倍異なる)電流が、NM24、NM25に流れる。バンドギャップ回路に流れる電流が十分最終値に近づい

た状態で、R16の電圧降下が大きくなるように設計しておけば、バンドギャップ回路に 電流が流れるまで、PM20がONしないように構成できる。

[0196]

これにより、図16のバンドギャップ回路のバイアス電位22、21が大きくなりバンドギャップ回路が動作を開始してから、図19のPM20をONすることができる。従って、電源電圧が大きくなく、基準電位Vrefが設計電圧1.2Vに到達していない状態であっても、基準電位Vrefを確実に分圧電圧vdiv1より大きい電位とすることができる。

[0197]

図20は、本発明によるバンドギャップ回路の他の実施例を示す回路図である。

[0198]

図20の回路は、図12、図8の回路と略同様の動作をする。図7の回路の電流源となるMOSトランジスタを、図12の回路のようにカスコード接続としている。

[0199]

図20の回路の動作は、図12及び図8の回路の動作から容易に理解できるので、詳細な説明は省略する。図20の回路は、図8の回路と同様に、1.2V以外の電圧例えば0.6Vの電圧を発生できるよう構成されている。また図12の回路と同様に、カスコード接続を用いることで、基準電圧の電源電圧依存性の緩和を図っている。

[0200]

図21、図22、及び図23は、本発明による低電圧検出回路の他の実施例を示す回路 図である。

[0201]

図21の基準電圧回路は図5の回路と同じ回路を、図22の基準電圧回路は図1の従来の基準電圧回路を部分的に利用した回路を、図23は、図21及び図22の基準電圧を利用して電源電圧を検出する低電圧検出回路を示している。

[0202]

図22の回路が図1の回路と異なる点は、PM30、NM29である。図22の回路が動作可能な電源電圧になった後は、PM30に電流が流れ、その電流に対応したバイアス電位をNM29によりノード21'に発生する。

[0203]

図21の基準電圧回路(バンドギャップ回路)は、図5の回路の説明で述べたように、低電圧動作に適している。一方、図22の基準電圧回路(バンドギャップ回路)は、pnpバイポーラトランジスタのエミッタ接合面積比でPTAT電流を発生するので、MOSトランジスタ特性の変動の影響を受けにくい利点がある。つまり図22の回路は、図21の回路に対して、最低動作電源電圧が大きい反面、基準電圧精度を確保しやすい利点がある。

[0204]

そこで図23の低電圧検出回路では、通常の電源電圧では精度の高い図22の回路の基準電圧Vref2を利用し、図22の回路が動作しなくなる電源電圧では図21の回路の基準電圧Vref1を利用する。このように2つの基準電圧回路を組み合わせて使用することで、図22の回路の基準電圧出力の精度が高い特長と、図21の回路の最低動作電圧が低い特長とを兼ね備えた低電圧検出回路を実現している。

[0205]

図23の回路は、図21及び図22の回路の基準電圧Vref1及びVref2を利用して、電源電圧の値が所定値より小さくなったことを検出し、所定値より電源電圧が低くなった場合にリセット信号を出力する回路として機能する。電源電圧の値が所定値より大きくなるとリセット信号は解除される。また図23の回路は、基準電圧を発生する図21及び図22の回路が十分動作しないような低い電圧の場合であっても、適切にリセット信号RSTを出力できるように構成されている。

[0206]

[0207]

図23の回路の構成及び動作は、図14の回路の構成及び動作と類似した部分が多いので、図14の回路と異なる点を中心に説明する。

[0208]

図23の上半分、C1、R11、R12、R13、R20、R21、Vref2、vdiv1、NM12乃至NM19、PM13乃至PM18、PM20は、図14の回路と殆ど同じ構成となっている。異なる点は、PM31とR19とを直列に接続してC1を充電する点、R11、R12、R13、R20、R21で構成される分圧回路で新たにvdiv2を発生する点、比較回路のテイル電流源NM12のバイアスが図22の回路で発生した21、となっている点、分圧電圧vdiv1と比較する対象が図22の回路で発生したVref2となっている点である。

[0209]

図22のEN、ENXは回路停止のための制御信号で、ENがL、ENXがHのときに 回路が停止するようになっている。通常の動作時には、ENがH、ENXがLとなってい るので、まず、この状態を説明する。

[0210]

図21の回路の最低動作電圧は1.3 V、図22の回路の最低動作電圧は1.7 V、基準電圧 V r e f 1、 V r e f 2 は1.2 V、図23の回路のリセットが解除される電圧は2.4 V、図23の回路の分圧抵抗 R 20、R 21、R 11の比は、R 20:R 21:R 11=4:1:5 として説明する。

[0211]

抵抗R20、R21、R11は、電源電圧Vddを抵抗により分割して、vdiv1を発生する分圧回路として働く。図23の例では、(NM18がONの場合)、vdiv1の電位=(R11)Vdd/(R20+R21+R11)=Vdd/2=0.5Vddとなる。この分圧電位vdiv1が1.2Vとなる電源電位は、2.4Vなので、この電圧vdiv1と、基準電圧1.2V(Vref2)を比較することで、電源電圧の値がある値(2.4V)より大きいか小さいかを検出することができる。

[0212]

信号RSTはこの目的のための信号で、RSTがHのとき、電源電圧が所定の値より小さいことを示す。抵抗R12と、NM18は、図14の回路と同様、検出電圧付近で、出力RSTが振動しないように、ヒステリシス特性を、回路に与えるための素子である。

[0213]

図23の回路の最低動作電圧を1.7 Vとすると、バイアス電位21、基準電圧Vref2は、電源電圧1.7 V以下で不定となる可能性がある。このような場合にも確実にRSTXをLに固定できるよう、図23の下半分、Vref1、vdiv2、NM30からNM36、PM32からPM37で構成される回路部分が追加されている。図23の下半分、Vref1、vdiv2、NM30からNM36、PM32からPM37で構成される回路部分は、比較回路として動作し、その動作は、図14の回路の比較回路と略同じなので、比較回路としての動作の説明は省略し、図22の回路の最低動作電圧1.7 V以下でRSTXを確実にLに固定するための工夫について説明する。

[0214]

NM30からNM36、PM32からPM37で構成される第2の比較回路は、図21

の回路の基準電圧出力Vreflと分圧電圧vdiv2を比較し、分圧電圧vdiv2がVreflより小さい場合には、NM36をONさせて、分圧電圧vdiv2がVreflより大きい場合には、NM36をOFFとする。NM36をONすることで、RSTXをLに固定できる。

[0215]

NM18がONの場合、vdiv2の電位=(R21+R11) Vdd/(R20+R21+R11) = (1+5) Vdd/(4+1+5) = (6) Vdd/(10) = 3 Vdd/5=0.6 Vddとなる。この分圧電位vdiv2が1.2 Vとなる電源電位は、2 Vなので、この分圧電圧vdiv2と、基準電圧1.2 V(Vref1)を比較することで、電源電圧が2 V以下では、NM36もONすることで、リセット出力RSTXをLに固定する。これにより、図22の回路が動作していなくても、確実に、RSTXをLとできる。

[0216]

図24は、本発明によるオペアンプを用いたバンドギャップ回路の構成を示す回路図である。

[0217]

図24において、Q1、Q2はpnpバイポーラトランジスタを、R1、R30、R30、R30、R31、R31、R31、は抵抗を、Vref、Vref、は出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51は内部のノードを、OP1はオペアンプを示す。図24において、図4の回路と同一の機能を有する素子及び対応するノードは同一の参照番号で参照する。

[0218]

図24の本発明の回路の動作を説明する。

[0219]

例えば、PM1、PM2のW/L(W:ゲート幅、L:ゲート長)は等しく、Q1とQ2の接合面積比を、例えば1:6とする。また、抵抗R30とR30 の抵抗値は等しく、抵抗R31とR31 の抵抗値は等しいとする。

[0220]

従来技術の説明でも述べたように、バイポーラトランジスタのベース・エミッタ間電圧 又はpn接合の順方向電圧をVbeで表わすと、pn接合の順方向電圧と絶対温度Tの関係は、前述の式(1)となることが知られている。

[0221]

またバイポーラトランジスタのエミッタ電流 I と電圧 V b e の関係は、前述の式(2)となることが知られている。

[0222]

図24の回路では、PM1、PM2のゲート電極が共通なので、PM1、PM2、Q1、Q2、R1、R30、R30、R31、R31 に流れる電流は等しくなる。OP1の負帰還作用により、ノード50と、51の電位は略等しい電位となって回路が安定する

[0223]

R30とR30'の抵抗値は等しく、R31とR31'の抵抗値は等しいので、同じ電流が流れた場合、R30とR30'、R31とR31'での電圧降下は等しくなる。

[0224]

また式(2)に示されるように、バイポーラトランジスタのエミッタ電流と順方向電圧 V b e の関係は指数で表わされるので、電流が1桁変化してもその電圧は60mVしか変化しない。従って、Q1とQ2に、同じ電流を流したとき、30の電位は、電流が変化してもほとんど変化しない。一方、31の電位は、抵抗R1の電圧降下とQ2の順方向電圧の和なので、電流が増加すると、略電流に比例して増加する。このため、電流が多い場合は、31の電位は、30の電位より高くなり、電流が小さい場合は、31の電位は30の

電位より小さくなる。

[0225]

R31とR31'での電圧降下が等しいので、50の電位と51の電位の関係は、30の電位と31の電位と同様の関係となり、電流が多い場合は、51の電位は、50の電位より高くなり、電流が小さい場合は、51の電位は50の電位より小さくなる。

[0226]

この50の電位と51の電位をOP1の入力としているので、電流が多く、51の電位が50の電位より高い場合、オペアンプ出力10の電位は高くなり、PM1、PM2の電流が減少する。電流が小さく、51の電位が50の電位より小さい場合、オペアンプ出力10の電位は低くなり、PM1、PM2の電流が増加する。結局、ノード51と、50の電位は略等しい電位となって回路が安定する。

[0227]

51と50の電位が等しく、また、PM1、PM2の電流が等しいので、30と31の電位は等しくなる。つまり、抵抗R31、R31は30、31の電位を+方向にレベルシフトするレベルシフト回路として働く。

[0228]

Q1とQ2の接合面積比が1:6であることから、抵抗R1の両端の電位差VR1は、前述の式(3)で表わされる。抵抗R1の両端の電位差VR1が式(3)で表わされるので、PM1、PM2に流れる電流Ipは、前述の式(4)となる。この電流が抵抗R30、R31に流れるので、抵抗R30、R31での電圧降下VR3031は、以下の式(1)で表わされる。

[0229]

VR3031=(R3031/R1)(kT/q)ln(6) (11) (R3031:抵抗R30及びR31の直列合成抵抗値)

この抵抗R30及びR31での電圧降下VR3031と、Vbeの和が基準電圧Vrefとなる。pn接合の順方向電圧Vbeは温度の上昇にともなって減少する負の温度依存性を持ち(式(1))、抵抗R30及びR31での電圧降下VR3031が温度に比例して大きくなる(式(11))ので、適切に定数を選ぶことで、基準電圧Vrefの値が温度に依存しないように設計できる。そのときのVrefの値は、シリコンのバンドギャップ電圧に相当する約1.2Vとなる。図24のVrefとVref、は同じ電位となるので、何れを基準電位として用いてもよい。

[0230]

図24の構成において、図4の従来回路と異なる点は、図4の従来回路ではオペアンプOP1の入力をノード30、31の電位としていたのに対して、抵抗R31、R31により30、31の電位を+方向にレベルシフトした電位、50、51をオペアンプOP1の入力としている点である。

[0231]

例えばVbeを0.6V、Vthを0.8Vとする。30、31の電位は0.6Vとなるので、この30、31の信号を直接NMOSトランジスタのゲート電極に入力しても、回路は動作しない。抵抗R31、R31と流れる電流により、抵抗R31、R31の電圧降下を0.3Vとしたとする。これにより50、51の電位は、30、31の電位を+方向に0.3Vレベルシフトした電位となり、その電位は0.9Vとなる。NMOSトランジスタの閾値電圧Vthを0.8Vとすれば、NMOSトランジスタのゲート電極に入力することが可能となる。

[0232]

このときの各部の電位は、例えば、30、31の電位は0.6 V、50、51の電位は0.9 V、Vref、Vref'の電位は1.2 Vとなる。温度に依存しない電位は、Vref、Vref'の電位1.2 Vなので、50、51の電位は温度により変動する。温度に対して負の依存性を持つ30、31の電位と、温度に依存しないVref、Vref'の電位との中間の電位なので、50、51の電位は温度に対して負の依存性を持つ。但

しその依存性は30、31の電位の依存性より小さい。この温度変動を考慮して、動作温度範囲内でオペアンプが動作するように、50、51の電位を決定する。

[0233]

例えばオペアンプOP1の回路は、最も一般的には、図40に示すような回路を使用することが可能である。図40において、Vddは正の電源を、GNDはGND端子を、PM40、PM41はPMOSトランジスタを、NM40、NM41、NM42はNMOSトランジスタを、50、51はオペアンプの入力を、10はオペアンプの出力を、55は内部のノードを示す。なお図24の回路と対応する部分には同じ参照番号を与えて示した。オペアンプ入力の正相入力端子51には図中+を、オペアンプ入力の逆相入力端子50には図中-を示した。51の電位が50の電位より低い場合には、10の電位は低くなる。

[0234]

図40のようなNMOSトランジスタ差動回路に図24の電位50、51を入力することで、50、51の電位は0.9 Vでも動作させることが可能となる。NMOSトランジスタの閾値電圧Vthを0.8 Vとすれば、J-F55の電位は0.1 V程度とできるので、V000円のできるので、V100円のではなる。

[0235]

このように本発明の図24の回路では、最終的に30と31の電位を等しく制御することで、絶対温度に比例する電流を発生し、温度によらない基準電圧を得るという点では、図1の従来回路と動作原理は同じであるが、従来技術では、pnpバイポーラトランジスタのエミッタ30と対応するノード31を直接オペアンプの入力としていたのに対して、図24の回路では、抵抗R31、、R31でレベルシフトした点をオペアンプの入力とし、これにより低電圧動作を達成している。図24の回路では、回路の基本的な考え方を説明するために、細部を省略している。より詳細な回路図を図25に示す。

[0236]

図25において、Q1、Q2はpnpバイポーラトランジスタを、R1、R30、R30、R30、R31、R31、R31、R32は抵抗を、C10、C11は容量を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM40からPM46はPMOSトランジスタを、NM40、NM41、NM42、NM43はNMOSトランジスタを、10はオペアンプ出力を、30、31、32、50、51、52、53、54、55、pgstは内部のノードを、ENは制御信号を、NB1はNMOSトランジスタのバイアス電位を示す。なお図23の従来回路、図24、図40の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。また図24のVrefiは、図25の54に対応する。

[0237]

回路の基本的な考え方は、図24の説明で述べたので、図24では述べてない部分を説明する。

[0238]

図25の制御信号ENがHのとき通常の動作時となり、ENがLのときは回路が停止する。

[0239]

以下に、制御信号ENがHのときの動作を説明する。

[0240]

PM42、PM43、R32、C11、NM43はスタートアップ回路として働く。PM1、PM2に電流が流れていない場合、50、51の電位はGNDとなり、PM40、PM41、NM40、NM41、NM42で構成されるオペアンプが機能しなくなるので、スタートアップ回路がない場合、回路が起動しなくなる。これを避けるために、スタートアップ回路を設ける。

[0241]

PM1、PM2に電流が流れていない場合、ゲート電極10が共通のPM42にも電流

が流れない。ENがHなので、pgstの電位はGNDとなり、PM43に電流が流れる。PM43に電流が流れると、Vrefの電位が上昇し、50の電位も上昇する。51の電位がGND、50の電位が上昇するので、10の電位は下がりはじめ、PM1、PM2に電流が流れ始める。PM1、PM2に電流が流れると、オペアンプが機能し、ノード50と、51の電位は等しい電位となって回路が安定する。

[0242]

上記の安定状態に回路が達すると、PM42に電流が流れ、pgstの電位はVdd devalore なりスタートアップ回路は切り離される。R32 は回路が定常状態に達した後のPM42 の電流を制限すると共に、pgst の電位をVdd devalore 力働く。またC11 はノード pgst の時定数を調整するためのものである。C10 は一般的な位相補償容量として機能する。

[0243]

図26は、オペアンプのテイル電流源NM42のバイアス電位NB1を発生する回路の 一例を示す図である。

[0244]

図26において、Vdddは正の電源を、GNDはGND端子を、PM47、PM48はPMOSトランジスタを、NM44、NM45はNMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、pgstは内部のノードを、ENXは制御信号を、NB1はNMOSトランジスタのバイアス電位を示す。なお図25と対応する素子、ノードには同じ参照番号を与えた。

[0245]

図26の制御信号ENXがLのとき通常の動作時となり、ENXがHのときは回路が停止する。ENXがLのときの動作を説明する。

[0246]

図25で説明したように、回路のスタートアップ時には、ノードpgstがGNDとなっている。これによりPM48に電流が流れ、NM44によりNB1が発生され、図25のNB1に電位が供給され、オペアンプに電流が流れる状態とできる。回路が定常状態に達すると、pgstの電位は、Vddとなるので、PM48はOFFする。一方、図25の回路が定常状態に達すると、オペアンプ出力10の電位は、PM1、PM2に電流が流れる電位となるので、PM47に電流がながれ、NM44によりNB1が発生され、図25のNB1に電位が供給される。この図26の回路のように簡単な回路で、NMOSトランジスタのバイアス電位NB1を発生することが可能である。

[0247]

以上説明したように、図24、図25、図26の回路は、図4の従来回路ではオペアンプの入力をノード30、31の電位としていたのに対して、抵抗R31、R31により30、31の電位を+方向にレベルシフトした電位、50、51をオペアンプの入力とし、オペアンプをNMOS差動回路とすることで、低電圧動作を達成している。

[0248]

オペアンプのテイル電流源NM42のバイアス電位NB1の発生回路の他の例を図27に示す。

[0249]

図27において、R1は抵抗を、Vdddは正の電源を、GNDはGND端子を、PM90、PM91、PM4はPMOSトランジスタを、NM3からNM6はNMOSトランジスタを、NB1はNMOSトランジスタのバイアス電位を、PB1はPMOSトランジスタのバイアス電位を、34、35は内部のノードを示す。なお図3の従来回路等と同じ働きをする素子、対応するノードには同じ参照番号を与えた。図を簡単にするために、回路の停止の制御のための素子は省略して図示した。

[0250]

図27の回路は図3の従来回路と同じ回路である。図3の回路により、NMOSトランジスタのバイアス電位NB1、PMOSトランジスタのバイアス電位PB1を発生するこ

とが可能である。この図27によりNB1を発生して、図25の回路のNB1に電位を供給することができる。図27に限らず、図7の回路を用いてもよいこと、各種変形が可能なことは明らかであろう。

[0251]

図28は、図25と構成が異なるスタートアップ回路の一例を示す図である。

[0252]

図28において、Q1、Q2はpnpバイポーラトランジスタを、R1、R30、R30、R30、R31、R31、R31、は抵抗を、C10は容量を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM40からPM46はPMOSトランジスタを、NM40、NM41、NM42、NM46はNMOSトランジスタを、10はオペアンプ出力を、30、31、32、50、51、52、54、55、pgstは内部のノードを、ENは制御信号を、NB1はNMOSトランジスタのバイアス電位を示す。なお図23の従来回路、図24、図25の回路と同じ働きをする素子、対応するノードには同じ符号を与えた。

[0253]

図28の回路は、スタートアップ回路の構成を除いて図25の回路と同一であるので、 以下においてはスタートアップ回路の構成について説明する。

[0254]

制御信号ENがHのときの動作を説明する。図28の回路のNB1は、図27の回路により供給されるものとする。

[0255]

図28においてPM1及びPM2に電流が流れていない場合、ゲート電極10が共通であるPM42にも電流は流れない。NM46にNB1が加わりNM46に電流が流れているので、pgstの電位はGNDとなり、PM43に電流が流れる。PM43に電流が流れると、Vrefの電位が上昇し、50の電位も上昇する。51の電位がGND、50の電位が上昇するので、10の電位は下がりはじめ、PM1、PM2に電流が流れ始める。PM1、PM2に電流が流れると、オペアンプが機能し、ノード50と、51の電位は等しい電位となって回路が安定する。

[0256]

上記の安定状態に回路が達すると、PM42に電流が流れて、pgstの電位はVdd となり、スタートアップ回路は切り離される。NM46に流れる電流よりPM42に流れる電流が大きくなるように設計しておくと、pgstの電位をVddとすることが可能である。

[0257]

この図28に示すように、スタートアップ回路も本発明の趣旨を逸脱しない範囲で各種 の変形が可能である。

[0258]

図29は、図28の発明の回路の電源電圧Vddと基準電圧Vrefの特性を示す一例である。図29に示すのは、温度が-40℃、25℃、125℃の場合のものである。電源電圧Vddや温度によらず一定の基準電圧Vrefが得られることが分かる。

[0259]

前述のように、ノード50の電位は温度により変動し、温度の上昇に伴って減少する。但しその依存性は、30、31の電位より小さい。この温度変動を考慮して、動作温度範囲内で、50、51の電位を、オペアンプが動作するように決定することも既に説明した通りである。図28の回路では、基準電圧Vrefの値は約1.2Vであるので、電源電圧には約1.2V必要となり、図29に示されるように、約1.2Vの電源電圧から回路が動作することが分かる。

[0260]

図30は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

[0261]

図30において、Q1、Q2はpnpバイポーラトランジスタを、R1、R30、R30、R30、R31、R31、は抵抗を、Vref、は出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51は内部のノードを、OP1はオペアンプを示す。なお図24の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。

[0262]

図30の回路と図24の回路の違いを説明する。

[0263]

図24の回路では、PM1、PM2を別に設けて、それぞれ、Vref、Vref'に電流を流したが、最終的な安定状態では、理想的には、Vref、Vref の電位は同じ電位となる。そこで、この2つのノードを1つのノードとしてもよい。図30の発明の回路は、図24のVref、Vref を同一ノードとした回路例となっている。

[0264]

図31に、図30の回路のより具体的な構成の一例を示す図である。

[0265]

図31において、Q1、Q2はpnpバイポーラトランジスタを、R1、R30、R30、R30、R31、R31、R31、は抵抗を、C10は容量を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM40からPM46はPMOSトランジスタを、NM40、NM41、NM42、NM46はNMOSトランジスタを、10はオペアンプ出力を、30、31、32、50、51、52、55、pgstは内部のノードを、ENは制御信号を、NB1はNMOSトランジスタのバイアス電位を示す。なお図30において、図25の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。

[0266]

この図30及び図31に示すように、図24の発明の回路を変形して使用することが可能である。

[0267]

図32は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

[0268]

図32において、Q1、Q2はpnpバイポーラトランジスタを、R1、R2、R2'は抵抗を、Vrefullは出力基準電位を、Vddullにの電源を、GNDullGND端子を、PM1、PM2、PM42、PM46、PM49、PM50はPMOSトランジスタを、<math>NM46undSトランジスタを、10undPMOSトランジスタのバイアス電位(オペアンプ出力)を、NB1undNMOSトランジスタのバイアス電位を、PB1undPMOSトランジスタのバイアス電位を、NB1undPMOSND でNB1undPMOSND でNB1undPMOSN

[0269]

図32の回路と図24の回路の違いを説明する。

[0270]

前述した図24の回路では、R30、R30、R31、R31、を別に設け、温度に依存しない電位と、それよりも低い電位50、51とを作り、50、51をオペアンプの入力とした。ここでオペアンプをNMOS差動回路で構成しているので、オペアンプの入力電位は、図24の回路より高い電位でもかまわない。そこで図32の回路では、オペアンプOP1の入力を、Vref及びノード50の電位としている。なおR2、R2、の抵抗値は、バンドギャップ電圧Vrefを発生できるように調整する(R2、R2、の抵抗値は等しいものとする。)。

[0271]

図32の回路においても、PM1、PM2に流れる電流は等しいので、OP1により、 Vrefと50の電位が等しくなるよう帰還制御すると、R2、R2、の抵抗値が等しい ことから、Q1のエミッタ電位と31の電位は等しくなり、従来回路と同様バンドギャッ プ回路として機能する。

[0272]

図32は、スタートアップ回路の他の変形例を示す図である。

[0273]

図32において、PM42、PM46、PM49、PM50、NM46はスタートアップ回路を構成する。NB1、PB1の電位は図27の回路から供給されるものとする。PM1、PM2に電流が流れていない場合、Vref、50の電位はGNDとなり、NMOS差動回路を入力部分とするオペアンプが機能しなくなるので、スタートアップ回路がない場合、回路が起動しなくなる。これを避けるために、スタートアップ回路を設ける。

[0274]

PM1、PM2に電流が流れていない場合、ゲート電極10が共通のPM42にも電流が流れない。NM46にNB1が加わりNM46に電流が流れているので、pgstの電位はGNDとなる。pgstの電位がGNDとなるので、PM50がONし、PM49に電流が流れる。PM49、PM50に電流が流れると、50の電位が上昇する。Vrefの電位がGND、50の電位が上昇するので、10の電位は下がりはじめ、PM1、PM2に電流が流れ始める。PM1、PM2に電流が流れると、オペアンプが機能し、ノードVref、50の電位は等しい電位となって回路が安定する。

[0275]

上記説明した安定状態に回路が達すると、PM42に電流が流れて、pgstの電位はVddとなり、スタートアップ回路は切り離される。NM46に流れる電流より、PM42に流れる電流が大きくなるように設計しておくと、pgstの電位をVddとすることが可能である。

[0276]

またPM49のバイアス電位PB1を図27の回路で発生し、これをスタートアップ電流とすることで、スタートアップ電流の値を制御することができる。これにより安定な起動が可能となる。例えば、仮に、スタートアップ電流が大きすぎると、50の電位はVddに近い値となり、これに対応して、Vrefの電位もVddに近い値となってしまう。この状態では、PM1、PM2が電流源として働かなくなるので、フィードバック機能が正常に働かなくなる恐れがある。スタートアップ電流をバイアス電位PB1により正確に制御しておけば、このようなスタートアップ時の異常を防ぐことができる。

[0277]

以上説明したように、図32の発明の回路のように、オペアンプの入力電位を図24の 回路より高い電位とする変形回路も可能である。

[0278]

図33は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

[0279]

図33において、Q1、Q2、Q3はpnpバイポーラトランジスタを、R1、R31、R31、R31、R6、R7は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM51、PM52はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51、60は内部のノードを、OP1はオペアンプを示す。なお図24、図8等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。制御に関する素子、スタートアップ回路、位相補償素子は省略したが、いままでの説明から同様に回路を構成できることは明らかであろう。

[0280]

図33の回路は、オペアンプを用いた本発明のバンドギャップ回路に、図8の発明の回路と同様に任意の基準電圧を発生する回路構成を適用した例を示している。

[0281]

ここでは図24の回路と同様に、抵抗R31、R31により30、31の電位を+方向にレベルシフトした電位50、51をオペアンプOP1の入力とし、NMOS差動回路を入力部分とするオペアンプと組み合わせることで、低電圧動作を達成している。このとき、PM1、PM2には絶対温度に比例する電流(PTAT電流)が流れて回路が定常状態に達する。

[0282]

OP1の具体的な回路例は、既に説明した図40のような一般的な回路でよい。また後で説明する図34のような回路構成により、低電圧動作範囲を広げることも可能である。

[0283]

図8の回路で説明したように、PM51によりQ3に電流を流して、Vbe(Vbe: pn接合の順方向電圧)を60に発生し、これを、抵抗<math>R6、R7により分圧する。この分圧された電位に正の温度依存性を持つ電圧を、PM52により加算することで、例えば0.9Vの基準電圧を発生することができる。

[0284]

図34は、本発明のオペアンプの実施例を示す回路図である。

[0285]

図34のVddは正の電源を、GNDはGND端子を、PM53からPM57はPMOSトランジスタを、NM47からNM55はNMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、NB1はNMOSトランジスタのバイアス電位を、PB1はPMOSトランジスタのバイアス電位を、50、51、55、70から72は内部のノードを、EN、ENXは制御信号を示す。なお図33、図40等の回路と同じ働きをする素子、対応するノードには同一の参照番号を与えた。

[0286]

ENがH、ENXがLのとき通常動作となる。

[0287]

以下に、図34の回路の特長を説明する。NB1、PB1の電位は図27の回路から供給されるものとする。

[0288]

図40の一般的なオペアンプ回路では、PM40がダイオード接続されている。PMOSトランジスタの閾値電圧が小さい場合には、図40の回路を使用して問題はないが、PMOSトランジスタの閾値電圧が大きい場合には、以下に述べる問題が生ずる場合がある

[0289]

例えば50、51の電位を0.9 V程度とし、電源電圧 V d d d d 0.9 V程度の場合を考える。図40の回路の場合、ノード55の電位は、50、51の電位からNMOSトランジスタの閾値電圧程度低い電位となる。PM40に電流が流れるためには、PM40のゲート電位もV d d からPMOSトランジスタの閾値電圧程度低い電位となる。このため、50、51の電位が電源電圧に近い電位となるような状況では、図40のNM40のドレイン・ソース間の電位差は殆どなくなる。こうした状態では、図40のオペアンプ回路は利得が小さくなり、十分な帰還作用が得られなくなる。

[0290]

例えば図33の回路で、50、51の電位を0.9V程度、Vrefを0.9Vに設計すると、図33の回路は、理想的には電源電圧0.9V程度から安定な基準電圧を出力できるようになる。しかしながら、図33のオペアンプOP1が、上述の動作点の問題で利得が小さい状態になると、基準電位の精度が確保できなくなってしまう。

[0291]

この問題を解決するために、図34の回路では、PM53、PM54を定電流源とし、

差動回路NM47、NM48のドレイン電位がVdd程度の電位となるように回路を構成している。PM53、PM54からノード70、71に一定電流が供給され(PM53とPM54の電流は同じ値とする)、NM47、NM48に流れるドレイン電流との差の電流がNM50、NM51に流れる。一般的なフォールデッド・カスコード回路では、ノード70、71とNM50、NM51の間にPMOSトランジスタを設けることが一般的である。しかし図33の回路中で使用する場合には、50、51の電位は0.9 V程度とあらかじめ分かっている。従って図34の構成としても、ノード70、71の電位はNMOSトランジスタの閾値電圧程度の電位となり、NM47、NM48のドレイン電位とゲート電位との関係を飽和領域に設定することができる。

[0292]

NM50及びNM51により電圧に変換された差電流を、NM52、NM53、PM56、PM57により増幅し、10とする。以下に、信号の極性について簡単に説明しておく。51が高い電位の場合、NM50に流れる電流が減少するので、70の電位が下がる。NM51に流れる電流は増えるので、71の電位は高くなる。70の電位が下がるので、NM53に流れる電流は減少する。71の電位が高くなるので、NM52に流れる電流は増加し、PM56、PM57に流れる電流も増加する。NM53に流れる電流が減少し、PM57に流れる電流が増加するので、10はHとなる。

[0293]

図35は、図33の回路と図34の回路の電源電圧Vdd と基準電圧Vref の特性を示す一例である。図35に示すのは、温度が-40 \mathbb{C} 、25 \mathbb{C} 、125 \mathbb{C} の場合のものである。

[0294]

図35に示されるように、電源電圧Vddや温度によらず一定の基準電圧Vrefが得られることが分かる。また、Vrefの値が0.9Vとなるように定数を設計している。図33、図34の発明の回路を用いることで、基準電圧Vrefの値を0.9Vとした場合、電源電圧は約0.9V程度から回路が動作する。図35の特性例からも、約0.9Vの電源電圧から回路が動作することが分かる。

[0295]

図34のオペアンプ回路だけではなく、図39のようなオペアンプ回路を、図33の回路中で用いることも可能である。

[0296]

図39において、Vddは正の電源を、GNDはGND端子を、PM53からPM57、PM63からPM66はPMOSトランジスタを、<math>NM47からNM56はNMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、<math>NB1はNMOSトランジスタのバイアス電位を、<math>PB1はPMOSトランジスタのバイアス電位を、<math>S1、S1、S10、S10、S10、S10、S10 を、S10 を、S10 を S10 を

[0297]

図39の回路は、図34の回路と略同一の動作をするので、図34の回路との違いを説明する。図34の回路では、NM50、NM51のドレイン電極は直接、NM47、NM48のドレイン電極と接続した。これは、図33の回路例では、50、51の電位は0.9V程度になることがあらかじめ分かっているためだが、50、51の電位がより高い電位となり、NM47、NM48のドレインーソース間電圧の減少が問題になる場合には、図39のように回路を構成すればよい。

[0298]

図に示されるように PM63及び PM64を NM50、 NM51のドレインと、 NM47、 NM48のドレインの間に設けることで、 82、 83の電位と、 80、 81の電位を異なる電位とすることができる。 82、 83の電位は、 NM50、 NM51をダイオード接続していることから、 関値電圧程度の電位となるが、 80、 81の電位は 84の電位か

らPMOSトランジスタの閾値電圧程度高い電位となる。

[0299]

PM65と、NM56によりPM66に一定電流を流すことで、84の電位を発生する例を図39には示した。84の電位はVddから、PMOSトランジスタの閾値電圧程度低い電位となるので、80、81の電位はVddに近い電位となる。PM63、PM64を設けることで、80、81の電位をVddに近い電位とできるので、50、51の電位が高い電位となっても、NM47、NM48は線形領域では動作せず、オペアンプの利得の高い入力電圧範囲を大きくできる。

[0300]

以上説明したように、50、51の電位をより高い電位とする場合には、図39のような回路を用いることで、バンドギャップ回路を構成することが可能である。図33の基準電圧回路を例にあげて、図39のオペアンプ回路の利点を説明したが、他のオペアンプを用いた、本発明の回路に、この図39の回路を用いてよいことはもちろんである。

[0301]

図36は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

[0302]

図36において、Q1、Q2、Q3はpnpバイポーラトランジスタを、R1、R31、R31、R2は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM58はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51、61は内部のノードを、OP1はオペアンプを示す。なお図24、図33等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。制御に関する素子、スタートアップ回路、位相補償素子は省略したが、いままでの説明から同様に回路を構成できることは明らかであろう。

[0303]

図33の回路では、オペアンプを用いた本発明のバンドギャップ回路に、図8の回路と同様に任意の基準電圧を発生する回路構成を適用した例を示したが、1.2Vの電位を出力すればよい場合には、図36のように回路を構成することも可能である。

[0304]

図36のように回路を構成すると、50、51の電位を0.9V程度とするためのレベルシフトのための抵抗R31、R31、は必要だが、R30、R30、は必要なくなる。バンドギャップ電圧は、R2によりPTAT電圧をQ3のエミッタ電位61に加算することで発生する。図24のR30、R30、より、R2のサイズが小さい場合には、図36のように回路を構成する面積的な利点がある。

[0305]

図37は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

[0306]

図37において、Q1、Q2はpnpバイポーラトランジスタを、R1、R31、R31、R31、R31、R33、R34は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM59、PM60、PM61はPMOSトランジスタを、10、63はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51、62は内部のノードを、OP1、OP2はオペアンプを示す。なお図24、図36等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。図を簡単にするために、制御に関する素子、スタートアップ回路、位相補償素子等は省略した。

[0307]

図36までの説明では、バンドギャップ電圧を発生する方法として、pnpバイポーラトランジスタのVbeあるいはVbeを分圧した電圧に直接PTAT電圧を加算する例を

示してきた。しかし、バンドギャップ電圧を発生するためには、PTAT電圧と温度依存性が打ち消しあう電圧を加算すればよいので、図37のような構成も可能である。

[0308]

50、51の電位が等しくなるように、OP1によりPM1、PM2のゲート電位10を制御し、PM1、PM2、PM59にPTAT電流を発生することは、今までの説明から容易に理解できるであろう。ところで、50、51の電位は、図29に示したように、負の温度依存性を持っている。例えば、この50の電位を利用して、負の温度依存性をもつ電流を発生することが可能である。

[0309]

50の電位と62の電位が一致するように、OP2により、PM61のゲート電位63 を負帰還制御すると、PM61には、負の温度依存性を持つ電流が流れるようになる。この電流を、PM59のPTAT電流の正の温度依存性を打ち消すよう適切にスケーリングして、PM60により、加算すると、合計電流の温度依存性がないようにできる。PM59、PM60の合計電流を抵抗R33により電圧に変換することで、温度に依存しない基準電圧Vrefを発生することができる。

[0310]

図37のように回路を構成すると、任意の温度依存性を持ったバイアス電流をバンドギャップ電圧と同時に得ることが可能となる。

[0311]

図38は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

$[0\ 3\ 1\ 2]$

図38において、Q1、Q2はpnpバイポーラトランジスタを、R1、R35、R35、R35、R36、R36、R36、R37は抵抗を、Vrefは出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2、PM62はPMOSトランジスタを、10は<math>PMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51は内部のノードを、OP1はオペアンプを示す。なお図36等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。図示の簡略化のために、制御に関する素子、スタートアップ回路、位相補償素子等は省略した。R35とR35、は同じ抵抗値を持ち、また、R36とR36、も同じ抵抗値を持つものとする。

[0313]

R36、R36'はQ1のエミッタ電位30と対応する電位31の電位を+方向にレベルシフトするレベルシフト抵抗として働く(図37までの抵抗R31、R31'と同じ働きをする。)

図36の回路と図38の回路の違いは、抵抗R35、R35'にある。

[0314]

30の電位と31の電位が等しくなるように制御した場合に、Q1、Q2に流れる電流が絶対温度に比例することは、図36、図37までの回路と同じである。ところで、30の電位 V b e は、温度の上昇にともなって減少する負の温度依存性を持ち(式(1))、この電位差を抵抗 R 35で割ると、温度の上昇にともなって減少する負の温度依存性を持つ電流が得られる。Q1、Q2に流れる正の温度依存性を持つ電流と、抵抗 R 35、R 35'に流れる負の温度依存性を持つ電流を適切に加算すると、合計電流は温度に依存しない特性となる。

[0315]

つまり、Q1のエミッタ電位30と対応する電位31の電位を+方向にレベルシフトした電位50、51を一致させるように制御すると、30と31の電位が同電位となる。このように30と31の電位が同電位となると、Q1、Q2に流れる電流と、抵抗R35、R35'に流れる電流の合計電流は温度に依存しない特性となる。この温度に依存しない電流をR37により電圧に変換することで、温度に依存しない基準電圧を得ることができる。

[0316]

以上説明したように、図38のような回路構成によっても、本発明の効果を得ることができ、また温度に依存しない基準電圧を得ることができる。

[0317]

図41は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図である。

[0318]

図41において、Q1、Q2はpnpバイポーラトランジスタを、R1、R2、R2、R2、R38、R38、は抵抗を、Vref、Vref、は出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM1、PM2はPMOSトランジスタを、10はPMOSトランジスタのバイアス電位(オペアンプ出力)を、30、31、32、50、51は内部のノードを、OP1はオペアンプを示す。なお図24等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。図を簡単にするために、制御に関する素子、スタートアップ回路、位相補償素子等は省略した。R2とR2、は同じ抵抗値を持ち、また、R38とR38、も同じ抵抗値を持つものとする。

[0319]

R38、R38'およびR2とR2'はQ1のエミッタ電位30と対応する電位31の電位を+方向にレベルシフトするレベルシフト抵抗として働く(図37までの抵抗R31、R31'と同じ働きをする。)

図24の回路と図41の回路の違いは、抵抗R38、R38'にある。

[0320]

図24の回路では、NMOSトランジスタの閾値電圧を0.8V程度として、動作を説明した。NMOSトランジスタの閾値電圧が非常に大きい場合でも、図24の発明の回路の考え方で、バンドギャップ回路を構成できる。図41は、NMOSトランジスタの閾値電圧が1.3Vの場合に、本発明の回路の考え方を適用した例となっている。

[0321]

NMOSトランジスタの閾値電圧が1.3 Vと、バンドギャップ電圧より大きい場合でも、図24の回路と同様に抵抗により、+方向にQ1のエミッタ電位30と対応する電位31の電位をレベルシフトし、オペアンプ入力とすることができる。NMOSトランジスタの閾値電圧が1.3 Vと、バンドギャップ電圧より大きいので、バンドギャップ電圧を発生するための抵抗R2とR2'に加えて、さらに、+方向に電位をレベルシフトする抵抗R38、R38'を追加してもうければよい。R38、R38'により、1.3 V以上となった電位50、51を一致させるよう負帰還制御することで、結果として、30、31の電位は同電位となる。これにより、PM1、PM2に流れる電流はPTAT電流となり、バンドギャップ電圧を発生することができる。

[0322]

図41の発明の特長は、NMOSトランジスタの閾値電圧が1.3 V程度と、バンドギャップ電圧より大きい場合でも、Q1のエミッタ電位30と対応する電位31の電位をさらに、+方向にレベルシフトすることで、NMOSトランジスタ差動入力オペアンプを動作させ、全体として低電圧動作を達成している点にある。

[0323]

図42は、オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路図 である。

[0324]

図42において、Q1、Q2はpnpバイポーラトランジスタを、R1、R30、R30、R30、R31、R31、は抵抗を、Vref、Vref、は出力基準電位を、Vddは正の電源を、GNDはGND端子を、PM70からPM77はPMOSトランジスタを、NM70からNM76はNMOSトランジスタを、100はNMOSトランジスタのバイアス電位(オペアンプ出力)を、NB1はNMOSトランジスタのバイアス電位を、PB1はPMOSトランジスタのバイアス電位を、30、31、32、101から104は内部

のノードを、OP3はオペアンプを示す。なお図24等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。図を簡単にするために、回路の停止制御に関する素子、位相補償素子等は省略した。NB1、PB1は図27の回路から供給されるものとする。

[0325]

図41までは、オペアンプで、PMOSトランジスタ(PM1、PM2)のゲート電位を制御し、Q1、Q2に流れる電流がPTAT電流となるよう回路を構成した例を説明してきた。しかし本発明は、オペアンプでPMOSトランジスタ(PM1、PM2)のゲート電位を制御する回路に適用できることにはとどまらない。図42の回路は、PM70、PM71により一定電流をR1、R30、R30'、R31、R31'、Q1、Q2に供給し、NM70、NM71のゲート電位(100)を制御することで、30、31の電位を一致させて、PTAT電流を発生する例を示している。

[0326]

また、オペアンプOP3の入力は、Vref、Vref としている。負帰還作用により、30、31の電位が一致することについて説明する。NM70、NM71のサイズを等しく設計するものとする。PM70、PM71により一定電流(PM70とPM71の電流は等しいとする)が供給され、NM70、NM71にも等しい電流が流れるので、その差の等しい電流が、抵抗R30、R30、R31、R31、R31、に流れる。R30とR30、の抵抗値は等しく、またR31とR31、の抵抗値も等しいとする。

[0327]

Vref'の電位がVrefの電位より高いと、100の電位は高くなり、NM70、NM71に流れる電流が大きくなり、Vref'の電位は下がる。逆に、Vref'の電位がVrefの電位より低いと、100の電位は低くなり、NM70、NM71に流れる電流が小さくなり、Vref'の電位は上昇する。結果として、Vref、Vref'の電位は等しくなる。R30とR30'の抵抗値、R31とR31'の抵抗値が等しいので、Vref、Vref'の電位が等しくなると、30、31の電位も等しくなる。つまり、Q1、Q2に流れる電流は、従来回路の動作で説明したように、絶対温度に比例するPTAT電流となる。これにより、Vref、Vref'に温度に依存しないバンドギャップ電圧を発生することが可能となる。

[0328]

図42の下半分の部分、PM72からPM77、NM72からNM76はスタートアップ回路として働く。以下スタートアップ回路の動作を説明する。回路が最終的な定常状態にあるときのノード101の電位は、約0.9 Vとする。

[0329]

PM76にバイアス電位PB1を加え、また、NM76にバイアス電位NB1を加える。これにより、PM76、PM77、NM76に一定電流が流れる。PM76のドレイン電位が、Vdd付近の電位とすると、104の電位は、VddからPMOSトランジスタの閾値電圧程度低い電位となる。

[0330]

PM72にもバイアス電位PB1を加え、また、NM73にバイアス電位NB1を加える。このとき、NM73の電流を、PM72の電流より十分大きくしておく。

[0331]

バンドギャップ回路が最終的な定常状態になく、Q1、Q2に電流が流れていないとする。このとき101、Vref、Vref の電位はGNDとなっている。101の電位がGNDなので、NM72はOFFしていて、PM72から供給される電流は、NM72には流れない。PM72から供給される電流は、PM73を通って、NM74に流れる。NM74に電流が流れることで、102の電位が上昇し、NM75、PM74にも電流が流れる。PM74に電流が流れることで、PM75に電流が流れ、この電流により、Vref の電位が上昇する。Vref の電位がGNDなのに対して、Vref の電位が上昇する。Vref の電位がORM71の電流が減少する。ORM71

、NM71の電流が減少するので、PM70、PM71の電流により、Vrefの電位も上昇する。Vref、Vrefの電位がともに上昇すると、オペアンプOP3が動作し、VrefとVref

[0332]

VrefとVref'の電位が等しくなったときに、ノード101の電位は、約0.9 Vに上昇しているので、PM72の電流は、NM72にも流れる。NM73の電流を、PM72の電流より十分大きく設定しているので、PM72の電流は全て、NM72を通して、NM73に流れる。PM72の電流は全て、NM72を通して、NM73に流れるので、PM73に電流は流れず、NM74、NM75、PM74にも電流が流れない。PM74に電流が流れないので、PM75に電流は流れず、スタートアップ回路が切り離される。

[0333]

図43は、図42の回路構成に適したオペアンプ回路の例を示す図である。

[0334]

図43において、Vdddは正の電源を、GNDはGND端子を、PM78からPM81はPMOSトランジスタを、<math>NM77からNM81はNMOSトランジスタを、100は NMOSトランジスタのバイアス電位(オペアンプ出力)を、<math>NB1はNMOSトランジスタのバイアス電位を、<math>PB1はPMOSトランジスタのバイアス電位を、105から108、<math>Vref、Vref は内部のノードを示す。なお図42等の回路と同じ働きをする素子、対応するノードには同じ参照番号を与えた。図を簡単にするために、回路の停止制御に関する素子、位相補償素子等は省略した。NB1、PB1は図27の回路から供給されるものとする。PM80、PM81のゲート電位104は図42の回路104から供給されるものとする。

[0335]

図43の回路は、一般的なフォールデッド・カスコード回路であるので、その詳細な動作説明は省略し、信号の極性についてだけ以下に説明する。Vref'が高い電位の場合、NM77に流れる電流が増加し、NM80に流れる電流が減少するので、106の電位が下がる。NM78に流れる電流は減少するので、PM81に流れる電流は増加する。106の電位が下がり、NM81の電流は減少する。PM81に流れる電流は増加し、NM81の電流は減少するので、100の電位は高くなる。逆にVref'が、Vrefより低い場合は、100の電位が低くなることは明らかであろう。

[0336]

図42、図43の発明の回路の特長について以下に説明する。

[0337]

図42の回路は、Vddからは一定電流を定電流源で供給し、オペアンプでNMOSトランジスタのゲート電位を制御しすることで、バンドギャップ電圧を発生している。このように回路を構成することで、図24の回路に対して、より電源ノイズの影響を受けにくくなる。

[0338]

最も一般的なミラー補償を想定して、位相補償容量と電源ノイズの影響を説明する。

[0339]

図25の回路のように、オペアンプでPMOSトランジスタ (PM1) のゲート電位を 制御する場合、その位相補償容量は、図25のC10のように、PMOSトランジスタの ゲートと出力基準電位との間に設けられることになる。

[0340]

GNDから一定電位にある出力基準電位とPMOSトランジスタのゲートとの間に位相補償容量を設けると、電源 V d d E E E d

[0341]

一方、図42の回路では、オペアンプでNMOSトランジスタNM71のゲート電位100を制御しているので、一般的なミラー補償の位相補償容量は、ノード100とVrefの間に設けられる。NMOSトランジスタNM71のゲート電位100、Vrefともに、GNDとの電位差に意味がある信号なので、電源Vddにノイズがあっても、直接その影響を受けることはない。

[0342]

このように図42の回路は、Vddからは一定電流を定電流源で供給し、オペアンプでNMOSトランジスタのゲート電位を制御し、バンドギャップ電圧を発生することで、電源Vddにノイズがある場合の影響を緩和できる。

[0343]

以上説明したように、図42や図43の発明の回路によっても、本発明の効果である低電圧動作を達成することができる。また図42の回路のように、PM70、PM71により一定電流をR1、R30、R30、R31、R31、Q1、Q2に供給し、NM70、NM71のゲート電位(100)を制御することで、30、31の電位を一致させて、PTAT電流を発生する例を示し、オペアンプ入力を抵抗により必要な値+方向にレベルシフトした回路においても、本発明の趣旨を逸脱しない範囲で各種の回路の変形が可能なことはいうまでもない。

[0344]

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【図面の簡単な説明】

[0345]

- 【図1】従来のバンドギャップ回路の構成の一例を示す図である。
- 【図2】従来のバンドギャップ回路の構成の別の一例を示す図である。
- 【図3】従来のバイアス電流発生回路の構成の一例を示す図である。
- 【図4】従来のバンドギャップ回路の構成の更に別の一例を示す図である。
- 【図5】本発明によるバンドギャップ回路の第1の実施例を示す回路図である。
- 【図6】図5のバンドギャップ回路の電源電圧Vddと基準電圧Vrefの特性の一例を示す図である。
- 【図7】図5の回路をバイアス電流発生回路として使用する場合の一例を示す回路図である。
- 【図8】本発明によるバンドギャップ回路の第2の実施例を示す回路図である。
- 【図9】図8の回路の電源電圧と基準電圧との特性の一例を示す図である。
- 【図10】本発明によるバイアス電流発生回路の第2の実施例を示す回路図である。
- 【図11】本発明のバイアス電流発生回路の他の回路例を示す図である。
- 【図12】本発明によるバンドギャップ回路の更に別の実施例の構成を示す回路図である。
- 【図13】図12の回路の電源電圧と基準電圧との特性の一例を示す図である。
- 【図14】本発明による低電圧検出回路の構成の一例を示す図である。
- 【図15】図14の回路の動作特性を説明するための図である。
- 【図16】本発明によるバンドギャップ回路の更に別の実施例を示す回路図である。
- 【図17】本発明によるバンドギャップ回路の更に別の実施例を示す回路図である。
- 【図18】本発明によるバンドギャップ回路の更に別の実施例を示す回路図である。
- 【図19】本発明による低電圧検出回路の別の実施例を示す回路図である。
- 【図20】本発明によるバンドギャップ回路の他の実施例を示す回路図である。
- 【図21】本発明による低電圧検出回路の他の実施例の一部を示す回路図である。
- 【図22】本発明による低電圧検出回路の他の実施例の一部を示す回路図である。
- 【図23】本発明による低電圧検出回路の他の実施例の一部を示す回路図である。
- 【図24】本発明によるオペアンプを用いたバンドギャップ回路の構成を示す回路図

である。

- 【図25】図24の回路の詳細を示す回路図である。
- 【図26】オペアンプのテイル電流源のバイアス電位を発生する回路の一例を示す図である。
- 【図27】オペアンプのテイル電流源のバイアス電位を発生する回路の他の一例を示す図である。
- 【図28】図25と構成が異なるスタートアップ回路の一例を示す図である。
- 【図29】図28の発明の回路の電源電圧と基準電圧との特性を示す図である。
- 【図30】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図31】図30の回路の具体的な構成の一例を示す図である。
- 【図32】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図33】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図34】本発明で用いるオペアンプの実施例を示す回路図である。
- 【図35】図33の回路と図34の回路の電源電圧と基準電圧との特性の一例を示す 図である。
- 【図36】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図37】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図38】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図39】本発明で用いるオペアンプの別の一例を示す回路図である。
- 【図40】本発明で用いるオペアンプの最も一般的な構成例を示す回路図である。
- 【図41】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図42】オペアンプを用いた本発明のバンドギャップ回路の他の実施例を示す回路 図である。
- 【図43】図42の回路構成に適したオペアンプ回路の例を示す図である。


【符号の説明】

[0346]

- Q1、Q2、Q3 pnpバイポーラトランジスタ
- R1、R2、R5 抵抗
- Vref 出力基準電位
- Vdd 正の電源電圧
- GND グラウンド電圧
- NM1~NM8 NMOSトランジスタ
- PM1~PM12 PMOSトランジスタ
- 10 PMOSトランジスタのバイアス電位
- 21 NMOSトランジスタのバイアス電位
- 33~35 内部ノード
- EN、ENX 制御信号


【書類名】図面【図1】

従来のバンドギャップ回路の構成の一例を示す図




【図2】

従来のバンドギャップ回路の構成の別の一例を示す図




【図3】

従来のバイアス電流発生回路の構成の一例を示す図




【図4】

従来のバンドギャップ回路の構成の更に別の一例を示す図




【図5】

本発明によるバンドギャップ回路の第1の実施例を示す回路図




【図6】

図5のバンドギャップ回路の電源電圧Vdd と基準電圧Vrefの特性の一例を示す図




【図7】

図5の回路をバイアス電流発生回路として 使用する場合の一例を示す回路図




【図8】

本発明によるバンドギャップ回路の第2の実施例を示す回路図




【図9】

図8の回路の電源電圧と基準電圧との特性の一例を示す図




【図10】

本発明によるバイアス電流発生回路の第2の実施例を示す回路図




【図11】

本発明のバイアス電流発生回路の他の回路例を示す図




【図12】

本発明によるバンドギャップ回路の更に別の実施例の構成を示す回路図




【図13】

図12の回路の電源電圧と基準電圧との特性の一例を示す図




【図14】

本発明による低電圧検出回路の構成の一例を示す図




【図15】

図14の回路の動作特性を説明するための図




【図16】

本発明によるバンドギャップ回路の更に別の実施例を示す回路図




【図17】

本発明によるバンドギャップ回路の更に別の実施例を示す回路図




【図18】

本発明によるバンドギャップ回路の更に別の実施例を示す回路図




【図19】

本発明による低電圧検出回路の別の実施例を示す回路図




【図20】

本発明によるバンドギャップ回路の他の実施例を示す回路図




【図21】

本発明による低電圧検出回路の他の実施例の一部を示す回路図




【図22】

本発明による低電圧検出回路の他の実施例の一部を示す回路図




【図23】

本発明による低電圧検出回路の他の実施例の一部を示す回路図




【図24】

本発明によるオペアンプを用いたバンドギャップ回路の構成を示す回路図




【図25】

図24の回路の詳細を示す回路図




【図26】

オペアンプのテイル電流源のバイアス電位を発生する回路の一例を示す図




【図27】

オペアンプのテイル電流源のバイアス電位 を発生する回路の他の一例を示す図




【図28】

図25と構成が異なるスタートアップ回路の一例を示す図




【図29】

図28の発明の回路の電源電圧と基準電圧との特性を示す図




【図30】




【図31】


図30の回路の具体的な構成の一例を示す図



【図32】




【図33】




【図34】

本発明で用いるオペアンプの実施例を示す回路図




【図35】


図33の回路と図34の回路の電源電圧と基準電圧との特性の一例を示す図




【図36】



【図37】




【図38】




【図39】

本発明で用いるオペアンプの別の一例を示す回路図




【図40】

本発明で用いるオペアンプの最も一般的な構成例を示す回路図




【図41】




【図42】

オペアンプを用いた本発明のバンドギャップ回路 の他の実施例を示す回路図



【図43】

図42の回路構成に適したオペアンプ回路の例を示す図





【書類名】要約書

【要約】

【課題】本発明は、最低動作電圧が小さく且つ簡素な構成のバンドギャップ回路を提供することを目的とする。

【解決手段】バンドギャップ回路である半導体集積回路は、MOSトランジスタのサイズ 比と抵抗とにより絶対温度に実質的に比例する第1の電流を発生する電流発生回路と、電 流発生回路の安定動作点を電流を発生する点に設定するスタートアップ回路を含み、電流 発生回路が安定動作点で動作する際にスタートアップ回路に流れる電流が拡散抵抗とMO Sトランジスタとの直列抵抗により定まることを特徴とする。

【選択図】図5



特願2003-366085

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 [変更理由]

1996年 3月26日 住所変更

住 所 氏 名 神奈川県川崎市中原区上小田中4丁目1番1号

富士通株式会社

